QPSK中頻全數(shù)字解調(diào)器的研究與FPGA實(shí)現(xiàn)

張鈺磊，姜生瑞

（蘭州交通大學(xué)電子與信息工程學(xué)院, 甘肅蘭州 730070）

0 引言

隨著通信技術(shù)的飛速發(fā)展，模擬通信系統(tǒng)已在實(shí)際應(yīng)用中逐漸消失，數(shù)字移動(dòng)電話GSM、CDMA網(wǎng)絡(luò)系統(tǒng)已經(jīng)取代了模擬蜂窩移動(dòng)通信系統(tǒng)，數(shù)字電視廣播系統(tǒng)正在中國快速發(fā)展，模擬電視正處在被淘汰的邊緣。第三代移動(dòng)通信系統(tǒng)（3G）、高清晰度電視（HDTV）和互聯(lián)網(wǎng)這些通信系統(tǒng)都采用的數(shù)字通信。

在無線通信中，QPSK調(diào)制方式因其具備高效率、低誤碼率、頻譜性能好等特點(diǎn)被廣泛應(yīng)用于商業(yè)和軍事通信系統(tǒng)中。但是現(xiàn)在的數(shù)字通信系統(tǒng)并沒有實(shí)現(xiàn)全數(shù)字化。在傳統(tǒng)的通信系統(tǒng)中，從發(fā)射機(jī)調(diào)制器開始到接收機(jī)解調(diào)器，系統(tǒng)調(diào)制部分和解調(diào)部分所傳送的信號、采用的器件都是模擬的，只有信號處理部分是數(shù)字的。因此，對QPSK中頻全數(shù)字解調(diào)器的研究就具有劃時(shí)代的意義。

1 QPSK中頻全數(shù)字調(diào)制解調(diào)基本原理

1.1 QPSK調(diào)制系統(tǒng)

QPSK調(diào)制器的原理方框圖如圖1所示。輸入信號為串行的二進(jìn)制信息，經(jīng)過串并變換分成兩路序列，這兩路序列的速率都會(huì)減半。經(jīng)過電平發(fā)生器產(chǎn)生雙極性電平信號I(t)和Q(t)，然后對cos(t)和sin(t)來進(jìn)行調(diào)制，相加后即可得到QPSK信號。QPSK正交調(diào)制信號為：

圖1 QPSK調(diào)制器的原理方框圖

式中an，bn分別表示調(diào)制的二進(jìn)制信息，ang( t) cos wct為同相分量， bng( t) sin wct為正交分量。

多相位數(shù)字調(diào)制通常表示為M進(jìn)制相移鍵控[2]（MPSK）。在M進(jìn)制相移鍵控信號中，M指的是M種不同的載波相位，對應(yīng)M種持續(xù)時(shí)間為Ts的不同符號。與二進(jìn)制調(diào)制2PSK相比，MPSK具有兩個(gè)特點(diǎn)[3]：

（1）同一碼元速率的傳輸系統(tǒng)，MPSK比2PSK信息傳輸速率高，正交相移鍵控(QPSK，Quadrature Phase Shift Keying)是2PSK信息傳輸速率的2倍。

（2）同一信息速率的傳輸系統(tǒng)，MPSK比2PSK碼元速率低，由奈奎斯特定理知，MPSK比2PSK碼間干擾小。

在實(shí)際中，應(yīng)用較多的是QPSK調(diào)制方式，也叫作四進(jìn)制相移鍵控。

1.2 QPSK解調(diào)系統(tǒng)

中頻（Intermediate Frequency）按其在電路中的位置與作用來劃分時(shí)，中頻信號是指高頻信號經(jīng)過變頻而獲得的一種信號。為了使放大器能夠穩(wěn)定的工作和減小干擾。一般的接收機(jī)都要將高頻信號變?yōu)橹蓄l信號。

QPSK正交解調(diào)器方框圖如圖2所示。全數(shù)字解調(diào)器[5]包括數(shù)字下變頻、匹配濾波器、載波同步和位同步這幾個(gè)主要模塊。全數(shù)字解調(diào)器的工作過程[6]為：接收到的中頻信號經(jīng)過AD轉(zhuǎn)換器后為輸入信號，它與NCO產(chǎn)生的cos(t)和sin(t)信號混頻，下變頻解調(diào)出IQ兩路同相分量和正交分量， 經(jīng)過低通濾波器濾除高頻分量，得到低頻信號。低頻信號通過匹配濾波器，由于匹配濾波器采用平方根升余弦函數(shù)，能夠平滑的濾波，同時(shí)這里的匹配濾波器和調(diào)制時(shí)的成型濾波器參數(shù)都相同，所以能保證碼元干擾降到最低。載波環(huán)主要完成載波同步的功能，從匹配濾波器輸出經(jīng)過非線性變換檢測出載波頻率誤差，然后輸入到NCO進(jìn)行調(diào)整。位定時(shí)主要完成位同步的功能，從匹配濾波器輸出經(jīng)過非線性變換檢測出鑒相誤差，然后輸入到NCO進(jìn)行調(diào)整。

圖2 QPSK正交解調(diào)方框圖

2 數(shù)字下變頻及匹配濾波器

2.1 數(shù)字下變頻及匹配濾波器的FPGA實(shí)現(xiàn)

數(shù)字下變頻模塊實(shí)現(xiàn)將中頻信號的頻帶搬移，解調(diào)出基帶信號。數(shù)字下變頻器的FPGA實(shí)現(xiàn)包括NCO模塊、數(shù)字混頻模塊、低通濾波器模塊，匹配濾波器由匹配濾波器模塊組成，這里和數(shù)字下變頻器一塊完成實(shí)現(xiàn)。

下變頻模塊及匹配濾波器模塊整體的FPGA實(shí)現(xiàn)框圖如圖3所示。

圖3 下變頻實(shí)現(xiàn)框圖

下變頻模塊的工作過程：

（l）控制信號：clk是系統(tǒng)工作的時(shí)鐘，經(jīng)過分析后本文采用周期為50ns的時(shí)鐘信號。clken是時(shí)鐘使能信號，當(dāng)為clken高電平時(shí)，模塊才能處于工作狀態(tài)。reset是系統(tǒng)復(fù)位信號，當(dāng)為reset低電平時(shí)，該模塊停止工作，當(dāng)reset為高電平時(shí)，則才開始工作；

（2）產(chǎn)生信號：調(diào)用 Quartus II 9.0中自帶的NCO的IP核，設(shè)置NCO的初始頻率控制字ph_in為2的30次方即1073741824，設(shè)置調(diào)頻接口輸入freq_in為0。其中，NCO相位累加器是32位，輸出數(shù)據(jù)取12位量化位數(shù)，截取相乘結(jié)果的16位。輸入信號DDC_in與NCO產(chǎn)生的余弦信號cos和正弦信號sin與進(jìn)行混頻相乘，得到兩路數(shù)據(jù) dataIl和dataQ1；

（3）低通濾波：調(diào)用低通濾波器的IP核，將MATLAB中用FDA工具仿真輸出的低通濾波器的參數(shù)導(dǎo)入到調(diào)用的IP核中，設(shè)置低通濾波器參數(shù)位寬是12位，輸入信號為16位。下變頻后輸出的數(shù)據(jù)dataIl和dataQ1在經(jīng)過低通濾波器輸出數(shù)據(jù)dataI2和dataQ2；

4)匹配濾波：調(diào)用升余弦濾波器的IP核，設(shè)置升余弦濾波器輸入信號為16位，匹配濾波器輸出數(shù)據(jù)dataI3和dataQ3。

利用Quartus II 9.0自帶仿真工具對模塊進(jìn)行綜合以及功能仿真之后，仿真結(jié)果如圖4所示。

2.2 數(shù)字下變頻及匹配濾波器的MATLAB仿真

數(shù)字下變頻模塊實(shí)現(xiàn)將頻率為20 MHz的中頻信號的頻帶搬移和濾波，生成一個(gè)基帶信號[7]。數(shù)控振蕩器NCO與輸入的中頻信號相乘得到IQ兩路同相分量和正交分量，要實(shí)現(xiàn)這個(gè)功能就要產(chǎn)生所需的頻率的正余弦波形。所以設(shè)置 NCO的工作時(shí)鐘為80 MHz，產(chǎn)生的正余弦信號頻率為20 MHz。如圖5為調(diào)制后頻率為20 MHz的IQ兩路信號，圖6為下變頻后匹配濾波器I路輸出的信號。

圖4 下變頻電路仿真波形

圖5 QPSK調(diào)制IQ路信號

圖6 QPSK匹配濾波I路輸出

3 仿真結(jié)果

3.1 解調(diào)電路仿真

在Quartus II里對解調(diào)電路完整仿真時(shí)，輸入相同的信號，得到的輸出結(jié)果與在MATLAB中仿真得到的結(jié)果相同，只是有部分的延遲，如圖7所示。MATLAB中解調(diào)后的信號為11010110100000……，從圖7可以看出，Quartus II中解調(diào)后的信號為11010110100000……解調(diào)的結(jié)果相同，從而驗(yàn)證模塊設(shè)計(jì)的正確性。

3.2 誤碼率曲線

通過對QPSK電路仿真得到的誤碼率曲線與QPSK理論計(jì)算得到的誤碼率[8]曲線，如圖8所示。由圖8可以看出，在信噪比較小的情況下，電路仿真得到的誤碼率和理論的誤碼率性能沒有太大差別，但是隨著信噪比的提高，電路仿真得到的誤碼率和理論的誤碼率性能相比有所下降。本課題要求在信噪比為10 dB時(shí)，誤碼率達(dá)到10-3，顯然電路的設(shè)計(jì)能夠達(dá)到要求的性能指標(biāo)。

圖7 解調(diào)仿真波形

圖8 解調(diào)誤碼率曲線

4 結(jié)論

本文完成了基于FPGA設(shè)計(jì)QPSK中頻全數(shù)字解調(diào)系統(tǒng)研究與FPGA實(shí)現(xiàn)。采用可編程邏輯器件CycloneⅡEP2C70F896C6N成功地實(shí)現(xiàn)了QPSK全數(shù)字解調(diào)的電路的設(shè)計(jì)，在Quartus II 9.0軟件中進(jìn)行系統(tǒng)的仿真與驗(yàn)證。通過比較Quartus II仿真結(jié)果和MATLAB仿真結(jié)果，解調(diào)出來的結(jié)果是一致的，這也說明了所設(shè)計(jì)的解調(diào)模塊是正確的。在信噪比為10dB時(shí)，誤碼率達(dá)到10-3，顯然電路的設(shè)計(jì)能夠達(dá)到要求的性能指標(biāo)。

[1]雷紅,陳建春.基于FPGA的8PSK調(diào)制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)[J].電子元器件應(yīng)用,2006,(5):32-35.

[2]趙葉星,韋志棉.基于FPGA的DPSK調(diào)制解調(diào)器的全數(shù)字實(shí)現(xiàn)[J].RADIO ENGINEERING OF CHINA,2007,37(5):32-35.

[3]路布新.基于FPGA的全數(shù)字QPSK通信系統(tǒng)的研究[D].南京:南京理工大學(xué),2006.

[4]Y.Linn.Robust M-PSK Phase Detector for Carrier Synchronization PLLs in Coherent Receivers: Theory and Simulations[J].IEEE Trans.Commun.,June 2009,57(6):1794-1805.

[5]Jeng-Kuang Hwang,Cha-Hsing Chu.FPGA Implementation of an All-digital T/2-Spaced QPSK Receiver with Farrow Interpolation Timing synchronizer and Recursive Costas Loop[R].Advanced System Integrated Circuits 2004.Proceedings of 2004 IEEE Asia-Pacific Conference on Volume, Issue, 4-5,Aug,2004:248-251.

[6]李興廣,陳殿仁.基于FPGA的寬動(dòng)態(tài)范圍DPSK解調(diào)器設(shè)計(jì)[J].通信技術(shù),2011(12):18-20,35.

[7]Y.Wang,E.Serpedin,P.Ciblat.Optimal Blind Carrier Recovery for MPSK Burst Transmi-ssions[J].IEEE Trans.Commun.,2003,51(9):1571-1581.

[8]Mei Xiao,Tao Cheng.Improved Implementation of Costas Loop for DQPSK Receivers Using FPGA[J].Beijing Jiaotong University DXJ03008.