應用于北斗接收機的低噪聲放大器設計

程知群，周蘇萍，林隆乾，馮玉潔，張鋁坡

(杭州電子科技大學射頻電路與系統(tǒng)教育部重點實驗室，浙江杭州310018)

0 引言

衛(wèi)星導航系統(tǒng)已經(jīng)在全球得到廣泛的應用，也正發(fā)揮著越來越多的作用。目前全世界已經(jīng)有4個衛(wèi)星導航定位系統(tǒng)(GPS、GLONASS、“北斗”和Galileo)。在我國已經(jīng)自主開發(fā)的第一套系統(tǒng)“北斗一號”系統(tǒng)存在著明顯的不足之處:一是終端的體積和功耗都較大，定位的時間也較長;二是它的定位的精度比較差。為了彌補上述不足，開展了“北斗二號”系統(tǒng)的開發(fā)。低噪聲放大器是接收機中的關(guān)鍵電路，其性能直接影響到接收機的性能。對于窄帶應用，源簡并電感共源共柵結(jié)構(gòu)因為其極好的噪聲系數(shù)和增益而得到廣泛應用［1］。報導了很多的改進結(jié)構(gòu)，用電流鏡結(jié)構(gòu)代替共柵管來進行電流放大［2］、把大電感Lg用LC并聯(lián)匹配網(wǎng)絡代替，節(jié)省了芯片面積［3］、差分共源管漏極之間引入電感，以減少寄生電容的影響［4］。本文針對“北斗二號”的應用，設計了一種B1頻段的低噪聲放大器，其工作中心頻率為1 561.098MHz?；赟MIC0.18μm CMOS工藝，采用交叉耦合電容全差分共源共柵的電路結(jié)構(gòu)，在噪聲系數(shù)、功耗、輸入輸出匹配、線性度等多個指標進行折中優(yōu)化，仿真結(jié)果表明，設計的低噪聲放大器性能良好。

1 電路結(jié)構(gòu)分析

低噪聲放大器的電路結(jié)構(gòu)是基于cascode結(jié)構(gòu)改進型設計，如圖1所示。M1、M2為源極放大得到較優(yōu)的噪聲系數(shù)。輸入匹配網(wǎng)絡中的Lg1、Lg2、C1、C2、Cb1、Cb2與源極放大器的寄生電容Cgs使得輸入阻抗的虛部為零。差分共源放大器的輸出信號由Cc1和Cc2交流耦合M3和M4。負載電感Ld1和Ld2在工作頻率與電容C3、C5和C4、C6諧振，形成輸出匹配網(wǎng)絡。晶體管M5與 Rbias和Rref組成偏置電路為M1管和M2管提供偏置電壓。

圖1 LNA拓撲結(jié)構(gòu)

2 電路設計

2.1 晶體管優(yōu)化設計

在未給定功耗約束的條件下，設定Is=7mA進行設計。由于共源共柵電路中噪聲主要由M1、M2決定，所以重點是在功率消耗限定的情況下，求出M1、M2的尺寸。根據(jù)在功耗限定的條件下獲得最優(yōu)噪聲，晶體管的優(yōu)化柵寬為［1］:

式中，ω =9.8rad/s，柵長L=0.18μm，柵氧化層電容 Cox=8.92 ×10－3F/m2，Rs=50Ω，Qsp為噪聲最優(yōu)匹配時輸入端的品質(zhì)因數(shù)，取值范圍為3.5－5.5［6］，本文取值為4.5。經(jīng)計算可得 Wopt約為423μm。由于電路存在寄生參數(shù)的影響，電路最終優(yōu)化出來的M1與M2的寬度為500μm。

2.2 輸入匹配電路設計

傳統(tǒng)的輸入匹配網(wǎng)絡小信號等效電路如圖2所示。由該小信號等效電路可以看出，輸入阻抗表達式為:

若用此輸入匹配網(wǎng)絡，在滿足匹配條件下，即使輸入阻抗的實部為50O，虛部為零。此時Ls=顯然，柵極電感 Lg的值較大會帶來集成實現(xiàn)不便和附加噪聲較大的問題［7］，因此引入電容C1(C2)，輸入端小信號模型如圖3所示。這樣輸入阻抗的表達為:

式中，C1(C2)的引入增加了輸入匹配的調(diào)諧裕度，使得Ls的值下降，更有利于工藝的集成。經(jīng)過電路最后的調(diào)諧和優(yōu)化，各元件的取值為Lg=8.0nH，C1=0.625pF，Ls=0.64nH。

圖2 改進前小信號等效電路

圖3 改進后小信號等效電路

2.3 交叉耦合電路設計

設計中采用了交叉耦合電容以提高共柵管的跨導。共柵管是用來減小第一級共源管的Cgd引起的Miller效應以及增強整個電路的反向隔離性能。在沒有考慮柵漏電容、晶體管的Miller效應的情況下，共柵極的跨導可以表示如下［7］:

所以當Cc?Cgs時，有效跨導為晶體管gm的兩倍，因此提高了整個電路的增益。

3 仿真結(jié)果

電路設計采用了SMIC0.18μm CMOS工藝庫，使用ADS軟件進行電路的仿真和優(yōu)化。小信號S參數(shù)如圖4所示。從圖4中可以看出，在工作的中心頻率1.561GHz，S21為19.684dB，表現(xiàn)出較高的增益;S11和數(shù)S22分別小于－13dB和－40dB，表明端口反射較小;S12小于－40dB，表明反向隔離度較高。LNA的噪聲系數(shù)隨頻率的變化曲線如圖5所示，在中心頻率點1.561GHz的噪聲系數(shù)為2.045dB。三階交調(diào)測試曲線如圖6所示，圖6中顯示在中心頻率處的IIP3為－5.5dBm，表現(xiàn)出電路良好的線性度。

圖4 S參數(shù)

圖5 噪聲系數(shù)NF

圖6 IIP3仿真結(jié)果

4 結(jié)束語

本文采用SMIC0.18μm CMOS工藝，設計了應用于北斗二號B1頻段的低噪聲放大器。仿真結(jié)果表明，在功耗限制的情況下，放大器有較低的噪聲，有較好的增益和線性度，因此，滿足了預期的設計要求。

［1］池保勇，余志平，石秉學.CMOS射頻集成電路分析與設計［M］.北京:清華大學出版社，2006:197－199，226－228.

［2］彭鳳雄，陳迪平，曾健平，等.一種新型GPS前端CMOS低噪聲放大器的設計［J］.電子器件，2008，31(4):1 177－1 179.

［3］Chen Xuan，F(xiàn)eng Quanyuan.A New Configuration of Differential CMOS LNA［C］.Korea:The IEEE international Conference on industrial informatics，2008:635 －638.

［4］王良坤，馬成炎，葉甜春.2.4 GHz CMOS低噪聲放大器設計［J］.微電子學，2008，38(2):262－266.

［5］Lee T H.The Design of CMOS Radio-Frequency Intergrated Circuits［M］.Cambridge:Cambridge university Press，1998:287.

［6］Zhuo W，Li X，Shekhar S，etal.A Capacitor Cross-Coupled Common-Gate Low-Noise Amplifier［J］.IEEE Transactions on circuits and systems-Ⅱ:Express Briefs，2005，52(12):875 －879.

［7］Xiaohua Fan，Heng Zhang，Edgar Sánchez-Sinencio.A Noise Reduction and Linearity Improvement Technique for a Differential Cascode LNA［J］.IEEE Journal of solid-state circuits，2008，43(3):588 －599.

［8］齊凱，蔡理.2.45GHz0.18μm 全差分 CMOS低噪聲放大器設計［J］.微電子學，2009，39(6):773－777.

［9］程知群，徐勝軍.改進型雙頻段低噪聲放大器設計［J］.電子器件，2010，33(2):174－177.