一個(gè)低抖動(dòng)比1 GHz環(huán)形VCO的設(shè)計(jì)與實(shí)現(xiàn)*

田 穎 ，徐江濤

(1.天津大學(xué)仁愛學(xué)院 信息工程系,天津 301636;2.天津大學(xué) 電子信息工程學(xué)院，天津 300072)

壓控振蕩器(VCO)是鎖相環(huán)系統(tǒng)中的核心元件，很大程度上決定了鎖相環(huán)的性能(包括輸出頻率和噪聲性能)[1]。環(huán)形VCO由于具有易集成、功耗低以及調(diào)諧范圍大等優(yōu)點(diǎn)而被廣泛應(yīng)用于目前的集成電路模塊中。常見的應(yīng)用領(lǐng)域包括時(shí)鐘恢復(fù)電路、片上時(shí)鐘產(chǎn)生電路，以及芯片制造公司用于評(píng)估門級(jí)延遲和速度功耗積以篩選不合格的晶圓等[2-5]。但是，由于片上環(huán)形VCO不僅受內(nèi)部器件噪聲影響，還受耦合到電源和襯底中的由周圍數(shù)字電路開關(guān)引起的噪聲影響，因此，環(huán)形VCO的相位噪聲特性較差。如何優(yōu)化噪聲特性、改善延時(shí)單元結(jié)構(gòu)一直是國內(nèi)外學(xué)者研究的熱點(diǎn)[7-10]。

1 VCO相位噪聲分析

振蕩器的數(shù)學(xué)模型是一個(gè)時(shí)變的非線性系統(tǒng)，如圖1所示。模型中所用電路為經(jīng)典的ECL結(jié)構(gòu)，其理論基礎(chǔ)為時(shí)域分析方法。

圖1給出了Weigandt模型所研究的差分延遲單元的結(jié)構(gòu)。在一階時(shí)域抖動(dòng)分析中，把輸出端電壓從開始轉(zhuǎn)變到轉(zhuǎn)變?yōu)?之間的時(shí)間計(jì)做單級(jí)延遲時(shí)間，如圖2所示。如果每級(jí)延遲單元貢獻(xiàn)固定的延遲時(shí)間和時(shí)間誤差分別用td和 △τ表示，則：

其中，Vswing是延遲單元的單端擺幅，CL是輸出端的總負(fù)載電容，Ictrl是尾電流源電流，Ictrl/CL稱為翻轉(zhuǎn)速度(slew rate)。由該單級(jí)延遲單元所引起的抖動(dòng)等于輸出電壓的標(biāo)準(zhǔn)偏差除以輸出信號(hào)的轉(zhuǎn)換速率的平方，即：

2 改良的VCO延遲單元結(jié)構(gòu)

考慮到影響VCO噪聲特性的因素和滿足VCO工作頻率的要求，在Weigandt模型基礎(chǔ)上采用了一種新型的結(jié)構(gòu)，如圖3所示。

系統(tǒng)電源電壓要求為1.8 V，為了擴(kuò)大輸出擺幅，移除尾電流源，則此時(shí)：

輸出擺幅相比原來增加了M5的漏源電壓(大約為0.35 V)，使得噪聲電壓與輸出電壓之比減小，即時(shí)域分析中延遲誤差與延遲周期之比減小了。

在一階分析中，可認(rèn)為單級(jí)延時(shí)誤差 △τrms與單級(jí)延時(shí)td的比與相位噪聲方差 △vrms與輸出擺幅 Vswing的比近似相同，所以有：

去掉尾電流源以后，負(fù)載電阻M3和M4的柵極電壓作為電流控制信號(hào)。同時(shí)，為了提高VoP和VoN的充放電速度以及對(duì)稱性，在輸出點(diǎn)增加了鉗位管M7、M8和正反饋管M5、M6。該結(jié)構(gòu)的工作原理如下：

(1)輸入差分對(duì)管M1、M2可以較好地抑制輸入共模噪聲和由電源線干擾引入的噪聲。M3、M4柵極電壓受偏置電路生成的Vctrl控制，作為差分對(duì)管的有源負(fù)載，可以抑制器件的1/f噪聲。另外，通過改變M3、M4的寬長比可以控制M1、M2中的電流。

(2)M7和M8管柵極和源級(jí)連在一起，即VGS=0。對(duì)于增強(qiáng)型工藝，源極和漏極之間有兩個(gè)背靠背的PN結(jié)。這時(shí)，不管VDS極性如何，總有一個(gè)PN結(jié)處于反偏狀態(tài)，源漏之間沒有導(dǎo)電溝道，即IDS=0。在延時(shí)單元中，M7、M8組成交叉耦合的二極管，使單級(jí)輸出擺幅VoP-VoN固定，從而起到限制輸出信號(hào)擺幅的作用，使延時(shí)單元對(duì)共模噪聲不敏感，既穩(wěn)定了延遲時(shí)間，也提高了系統(tǒng)的線性度。

(3)M5和M6耦合對(duì)管構(gòu)成了正反饋結(jié)構(gòu)。如M5把VoP作為柵極電壓，當(dāng) VoP增加時(shí)，M5中電流 IDS增加，M7中無電流，M3中的電流不變，則流經(jīng)M1中的電流增加，故VoN變小。也就是說，M5與M3管并聯(lián)增加了輸出轉(zhuǎn)換時(shí)的增益，從而使得輸出信號(hào)的上升沿和下降沿變得更快，輸出波形的對(duì)稱化和對(duì)電源電壓的不敏感特性更好地改善了噪聲特性。

3 仿真、流片與測(cè)試

本項(xiàng)目中VCO集成在鎖相環(huán)模塊中，其輸出作為CMOS圖像傳感器芯片的片上時(shí)鐘。由于芯片中VCO周圍分布著大量的數(shù)字電路，所以抗干擾特性尤為重要。系統(tǒng)要求VCO穩(wěn)定輸出頻率大于800 MHz，且抖動(dòng)比盡可能小。

利用 SpectreRF工具（Cadence軟件）對(duì) VCO電路進(jìn)行PSS分析，其結(jié)果如圖4所示。由圖中可見，當(dāng)控制電壓在30 μV～800 mV時(shí)，輸出振蕩頻率線性地從740 MHz～1.3 GHz變化，VCO增益約為7×105Hz/V。

圖5顯示了VCO輸出波形的時(shí)域特性。與圖2相比，VCO輸出擺幅變大，且轉(zhuǎn)換速率變得更陡。由式（2）和式（4）可知，VCO噪聲特性得到較大改善。Pnoise分析結(jié)果如圖6所示。

集成了該VCO的鎖相環(huán)Die交送天津中芯國際集成電路制造公司進(jìn)行流片。對(duì)VCO輸出頻率先分頻再測(cè)試，圖7為分頻后頻率為20 MHz時(shí)示波器顯示的圖像。由圖中可知，抖動(dòng)比在可接受的范圍內(nèi)。

本設(shè)計(jì)的壓控振蕩器以ECL延時(shí)單元為基礎(chǔ)，通過Weigandt噪聲分析，采用了一種新型延時(shí)單元結(jié)構(gòu)。該結(jié)構(gòu)在1.8 V工藝基礎(chǔ)上實(shí)現(xiàn)了與CMOS標(biāo)準(zhǔn)工藝完全兼容的高速VCO，并且其抖動(dòng)比滿足CMOS圖像傳感器系統(tǒng)的要求。

[1]WEI C C，CHIU H C，YANG Y T，et al.A novel complementary colpitts differential CMOS VCO with low phase noise performance[J].Microelectronics Journal，2009，40(12)：1698-1704.

[2]SANCHEZ A C，CELMA S，AZNAR F.A 0.18 μm CMOS ring VCO for clock and data recovery applications[J].Microelectronics Reliability，2011，51(12)：2351-2356.

[3]Liu Yidong.Reliability analysis of MOS varactor in CMOS LC VCO[J].Microelectronics Journal，2011，42(2)：330-333.

[4]LAI B，WALKER R C.A monlithic 622Mb/s clock extraction data retiming circuit[C].38th ISSCC of Digest of Technical Papers，1991：144-145.

[5]RAZAVI B.Challenges in the design of high-speed clock and data recovery circuits[J].IEEE Communications Magazine，2002，40(8)：94-101.

[6]BARTON N，OZIS D，F(xiàn)IEZ T S，et al.Analysis of jitter in ring oscillators due to deterministic noise[C].Circuits and Systems，ISCAS 2002，4：393-396.

[7]MCNEILL J A.Jitter in ring oscillators[J].IEEE Journal of Solid-State Circuits，1997，32(6)：870-879.

[8]HERZEL F，RAZAVI B.A study of oscillator jitter due to supply and substrate noise[J].IEEE Transaction on Circuits and Systemes-II：Analog and Digital Signal Processing，1999，46(1)：56-62.

[9]HAJIMIRI A，LIMOTYRAKIS S，LEE T H.Jitter and phase noise in ring oscillators[J].IEEE Journal of Solid-State Circuits，1999，34(6)：790-804.

[10]WEIGANDT T C，KIM B，GRAY P R.Analysis of timing jitter in CMOS ring oscillators[C].1994 IEEE International Symposium on Circuits and Systems，1994,4：27-30.