ADF4111 在鎖相式頻率源中的應(yīng)用

黃小東，習(xí)友寶

(電子科技大學(xué)電子工程學(xué)院，成都 611731)

作為現(xiàn)今應(yīng)用最廣的頻率合成器，鎖相環(huán)(PLL)式頻率源具有輸出范圍大，頻譜純度好［1－2］，雜散抑制性好等特點(diǎn)。在射頻接收機(jī)中，本振信號(hào)的穩(wěn)定度和準(zhǔn)確度對(duì)接收機(jī)性能有著重要影響。ADF4111為帶電荷泵的鎖相環(huán)芯片［3］，基于該芯片設(shè)計(jì)的鎖相式頻率源可以得到良好的相位噪聲和穩(wěn)定度。

1 系統(tǒng)設(shè)計(jì)原理

頻率源的工作原理如圖1所示，鎖相環(huán)是其核心電路，它是一種使輸出信號(hào)頻率與參考信號(hào)頻率保持穩(wěn)定關(guān)系的一種閉環(huán)負(fù)反饋控制電路［3－4］，壓控振蕩器(VCO)通過自振產(chǎn)生一個(gè)時(shí)鐘，反饋到鑒頻鑒相器(PFD);PFD 比較輸入信號(hào)與參考信號(hào)的相位和頻率，產(chǎn)生電荷泵，送到環(huán)路濾波器(LPF);LPF 產(chǎn)生電壓信號(hào)，控制VCO 的振蕩頻率;分頻器的分頻系數(shù)就是倍頻系數(shù);當(dāng)PFD 檢測(cè)到參考信號(hào)與輸入信號(hào)的反饋時(shí)鐘邊沿一致時(shí)，PLL 就處于鎖定狀態(tài)。輸出緩沖電路主要用于對(duì)信號(hào)進(jìn)行放大或衰減，得到峰峰值合適的信號(hào)。按鍵用于頻率步進(jìn)的控制。

圖1 頻率源功能框圖

2 鎖相頻率源硬件設(shè)計(jì)

2.1 PFD和電荷泵

ADF4111 是一種最高工作頻率為1.2 GHz 的可編程鎖相環(huán)芯片［5］，其功能框圖如圖2所示，主要包括PFD 與電荷泵、14-bit R 計(jì)數(shù)器、雙模預(yù)定標(biāo)器、13-bit A 計(jì)數(shù)器、6-bit B 計(jì)數(shù)器及其它一些控制邏輯等，通過SPI 方式與單片機(jī)進(jìn)行通信。輸出頻率與輸入?yún)⒖夹盘?hào)頻率的關(guān)系為［5］

式中，B為B 計(jì)數(shù)器的預(yù)設(shè)分頻比，P為預(yù)定標(biāo)器的預(yù)置系數(shù)，A為A 計(jì)數(shù)器的預(yù)設(shè)分頻比，R為R 計(jì)數(shù)器的預(yù)設(shè)分頻比，fREF為10 MHz 的有源晶振產(chǎn)生的信號(hào)頻率。

圖2 ADF4111 功能框圖

PFD 與電荷泵的工作原理［5－8］如圖3所示，當(dāng)反饋信號(hào)fout/N 的頻率與參考信號(hào)fREF的頻率不同時(shí)，PFD 工作于鑒頻方式，輸出較大的電壓，使二者頻率趨于一致;當(dāng)fout/N 的頻率與fREF的頻率相同時(shí)，PFD 便工作于鑒相方式。PFD 的這種工作方式可使PLL 在較大的頻帶內(nèi)快速進(jìn)行捕獲和鎖定。

圖3 PFD 與電荷泵功能框圖

2.2 環(huán)路濾波器設(shè)計(jì)

圖4 環(huán)路濾波器電路

為了避免引入額外的雜散信號(hào)，環(huán)路濾波器(LPF)采用無(wú)源的［9－11］，如圖4所示，這是一個(gè)三階的RC 比例積分濾波器。設(shè)計(jì)時(shí)利用ADI 公司的PLL 仿真軟件ADIsimPLL 進(jìn)行仿真以確定初始值，相位裕度為45°，帶寬為頻率步進(jìn)的1/10 左右，即10 kHz。

2.3 VCO 設(shè)計(jì)

VCO 電路如圖5所示，這是一個(gè)Seiler 共集拓?fù)浣Y(jié)構(gòu)［12］，具有高端易起振、長(zhǎng)期頻率穩(wěn)定度好等特點(diǎn)，其中心頻率為

變?nèi)荻O管采用ISV239，其在0～5 V 之間的電容變化范圍在6 pF～2.9 pF 左右，能夠滿足754 MHz～764 MHz 的調(diào)諧范圍。

圖5 VCO 電路

設(shè)計(jì)時(shí)晶體管選用AT－41411，設(shè)計(jì)時(shí)選取的工作點(diǎn)為VCE=2.65 V、Ic=11.6 mA，在低噪聲的前提下保證有較大的開環(huán)增益，即使反饋回路中的干擾信號(hào)很小也能保證VCO 順利起振。

3 軟件設(shè)計(jì)

程序設(shè)計(jì)主要是對(duì)ADF4111 芯片內(nèi)的24 bit的控制寄存器進(jìn)行配置［5］，軟件控制流程如圖所示，單片機(jī)通過SPI 口將要鎖定的頻率的控制字送往。如有按鍵按下，則單片機(jī)將根據(jù)按鍵的定義判斷是增加頻率還是減小頻率，改變R 計(jì)數(shù)器、A 計(jì)數(shù)器和/或B 計(jì)數(shù)器的值，然后等待新的按鍵值。

圖6 程序設(shè)計(jì)流程

4 仿真、測(cè)試與分析

VCO 的幅度和相位特性的仿真結(jié)果分別如圖7和圖8所示，可以得到在759.5 MHz 處相位與輸入端同相且幅度為1，同時(shí)滿足了起振的相位和幅度條件。

圖7 VCO 的幅頻特性

圖8 VCO 的相頻特性

圖9和圖10 分別給出了PLL 在中心頻率為759 MHz 時(shí)偏離中心頻率10 kHz和100 kHz 時(shí)的相位噪聲仿真結(jié)果，其相位噪聲優(yōu)于－95 dBc/Hz@10 kHz和－117 dBc/Hz@100 kHz。

圖9 偏離中心頻率10 kHz 時(shí)的相位噪聲仿真結(jié)果

圖10 偏離中心頻率100 kHz 時(shí)的相位噪聲仿真結(jié)果

圖11和圖12 分別給出了PLL 在中心頻率為759 MHz 時(shí)偏離中心頻率10 kHz和100 kHz 時(shí)的相位噪聲實(shí)測(cè)結(jié)果，其相位噪聲為－95.03 dBc/Hz@10 kHz和－114 dBc/Hz@100 kHz。對(duì)比仿真結(jié)果，可見相位噪聲基本一致，說(shuō)明實(shí)現(xiàn)了所要求的功能。

圖11 偏離中心頻率10 kHz 時(shí)的相位噪聲實(shí)測(cè)結(jié)果

圖12 偏離中心頻率100 kHz 時(shí)的相位噪聲實(shí)測(cè)結(jié)果

4 結(jié)束語(yǔ)

通過鎖相式頻率源的設(shè)計(jì)，介紹了ADF4111 的基本結(jié)構(gòu)和工作原理，該頻率源能在754 MHz～764 MHz 范圍內(nèi)穩(wěn)定的工作，已經(jīng)在射頻接收機(jī)中成功應(yīng)用，具有一定的實(shí)用價(jià)值。

［1］管凝，盧啟斌，李正祥.基于ADF4001和MAX2620 的寬帶鎖相頻率源設(shè)計(jì)［J］.電子器件，2011，34(4):1－30.

［2］林波濤，楊仁忠，陳志偉，等.寬帶低噪遙感衛(wèi)星模擬信號(hào)頻綜源技術(shù)研究［J］.傳感技術(shù)學(xué)報(bào)，2009，22(12):1769－1772.

［3］王大磊，王斌.基于ADF4111 的數(shù)字鎖相式可調(diào)頻率源實(shí)現(xiàn)［J］.現(xiàn)代電子技術(shù)，2010(8):189－193.

［4］Floyd M Gardner.鎖相環(huán)技術(shù)［M］.3 版.北京:人民郵電出版社，2007:5－23.

［5］Analog Devices，Inc.ADF4111 Datasheet［S］.2004.

［6］Hanumolu P K，Brownlee M，Mayaram K，et al.Analysis of Charge-Pump Phase-Locked Loops.IEEE Trans，Circuits Syst，2004，151:1665－1674.

［7］孫鵬，徐元旭，姚恩義，等.一種應(yīng)用于電荷泵鎖相環(huán)的高性能鑒頻鑒相器［J］.微處理機(jī)，2011(1):41－44.

［8］李穎，岳松潔.CMOS 電荷泵鎖相環(huán)中鑒頻鑒相器的研究與設(shè)計(jì)［J］.微納電子技術(shù)，2008，45(9):551－556.

［9］劉長(zhǎng)明，陳葉民.有源環(huán)路濾波器的設(shè)計(jì)分析［J］.無(wú)線電工程，2009，39(12):37－39.

［10］劉麗平，楊維明，李倩，等.鎖相環(huán)中無(wú)源濾波器的設(shè)計(jì)與仿真［J］.湖北大學(xué)學(xué)報(bào)，2011，33(4):494－497.

［11］趙彥芬.頻率合成器環(huán)路濾波器的設(shè)計(jì)［J］.無(wú)線電工程，2006，36(4):39－41.

［12］張玉興，楊玉梅，敬守釗，等.射頻模擬電路與系統(tǒng)［M］.成都:電子科技大學(xué)出版社，2008:229－238.