隨鉆聲波測(cè)井儀數(shù)據(jù)采集電路設(shè)計(jì)

肖習(xí)鵬，師奕兵，張 偉，劉西恩

（1.電子科技大學(xué)自動(dòng)化工程學(xué)院，四川 成都 611731；2.中海油田服務(wù)股份有限公司油田技術(shù)事業(yè)部，北京 101149）

0引言

石油工程中的隨鉆測(cè)井（LWD）比傳統(tǒng)的電纜測(cè)井具有更多的優(yōu)勢(shì)[1]，它是在鉆井同時(shí)測(cè)量地層巖石物理參數(shù)，減少了測(cè)井時(shí)間；測(cè)井資料是在泥漿浸入地層之前或浸入很淺時(shí)測(cè)得的，能更真實(shí)地反映原狀地層的地質(zhì)特征，同時(shí)可以預(yù)測(cè)所鉆地層的信息，大大降低不確定性，幫助工程師及時(shí)、有效地進(jìn)行決策，更好地指導(dǎo)鉆井，使鉆頭在有利的地層鉆進(jìn)，減少鉆井風(fēng)險(xiǎn)[2]。

隨鉆聲波測(cè)井儀數(shù)據(jù)采集電路直接與聲波接收換能器相連，位于井下電路系統(tǒng)的前端。隨鉆聲波測(cè)井儀在井下高溫高壓和高噪聲的環(huán)境下工作，所以接收信號(hào)在送至ADC芯片采樣之前，首先將其通過模擬調(diào)理模塊進(jìn)行調(diào)理以達(dá)到高精度采樣要求。該文將介紹隨鉆聲波測(cè)井儀數(shù)據(jù)采集電路的總體設(shè)計(jì)方案，并詳細(xì)闡述其軟硬件設(shè)計(jì)與實(shí)現(xiàn)。

1 數(shù)據(jù)采集電路的總體設(shè)計(jì)

隨鉆聲波測(cè)井儀數(shù)據(jù)采集電路主要由前端模擬信號(hào)調(diào)理模塊（簡(jiǎn)稱調(diào)理模塊）、ADC（AD7656-1）采樣芯片和DSP（TMS320F28335）芯片、晶振和外圍驅(qū)動(dòng)電路構(gòu)成，電路的總體結(jié)構(gòu)框圖如圖1所示。前端模擬調(diào)理模塊完成接收換能器輸出模擬信號(hào)的帶通濾波和程控增益放大，濾除通帶之外的各種噪聲，將模擬輸入信號(hào)的幅度放大至合適的范圍。ADC模數(shù)轉(zhuǎn)換器完成對(duì)4路模擬信號(hào)的同步高精度采樣，轉(zhuǎn)換后的數(shù)字信號(hào)通過ADC與DSP之前的通信接口送至DSP，以待后續(xù)處理。

圖1 數(shù)據(jù)采集電路原理框圖

1.1 前端模擬信號(hào)調(diào)理模塊設(shè)計(jì)

調(diào)理模塊采用四通道結(jié)構(gòu)，每一個(gè)通道獨(dú)立完成對(duì)2路模擬信號(hào)的調(diào)理。調(diào)理模塊的功能框圖如圖2所示。每一個(gè)接收換能器輸出一對(duì)差分信號(hào)，差分信號(hào)中的每一路首先經(jīng)過兩階有源低通濾波器濾除高頻噪聲并實(shí)現(xiàn)接收預(yù)放大；2路信號(hào)同時(shí)輸出到高CMRR，高共模電壓輸入范圍的儀用差分放大器進(jìn)行定值放大，并實(shí)現(xiàn)雙端轉(zhuǎn)單端的功能，從而形成一路聲波信號(hào)?！皵?shù)控衰減網(wǎng)絡(luò)”選擇高精度電阻排配合8:1模擬開關(guān)，并通過I2C總線接口邏輯控制模塊來控制，和后續(xù)的數(shù)控放大器一起用于程控調(diào)節(jié)信號(hào)增益，可實(shí)現(xiàn)-21～54dB的增益調(diào)節(jié)范圍。數(shù)控放大器包括“前置放大”和“后置放大”兩部分，都選用帶3位數(shù)控端子的放大器來實(shí)現(xiàn)，該放大器具有軌到軌的輸入和輸出動(dòng)態(tài)范圍?！坝性磶V波”采用四階巴特沃茲帶通濾波器來實(shí)現(xiàn)，由低噪聲的運(yùn)放和一些低溫漂的阻容器件搭建而成，可以進(jìn)一步濾除高頻噪聲?！俺炭剡壿嬁刂颇K”由一些級(jí)聯(lián)的移位寄存器CD4094、帶施密特觸發(fā)功能的反相器74HC14等搭建而成，通過串口總線獲得TMS320F28335發(fā)送的增益控制字，可分別設(shè)置每一路信號(hào)的增益值，使每一路信號(hào)得到相同或不同的放大或衰減，使其幅度滿足高精度要求的范圍。

圖2 模擬調(diào)理模塊的電路功能框圖

1.2 ADC與DSP的通信接口設(shè)計(jì)

設(shè)計(jì)中選用的AD7656-1是16位的低功耗、多通道、工作模式可選的逐位逼近型（SNR）模數(shù)轉(zhuǎn)換器。大多數(shù)測(cè)試儀器中，數(shù)據(jù)采集部分每一路模擬信號(hào)采樣使用一個(gè)獨(dú)立的ADC芯片，若要實(shí)現(xiàn)對(duì)多路模擬信號(hào)的同步采樣，就需要多個(gè)ADC和復(fù)雜的同步控制電路來實(shí)現(xiàn)，這樣不僅使硬件電路設(shè)計(jì)變得復(fù)雜，不易于調(diào)試，而且使功耗增加。因此如何設(shè)計(jì)4路模擬信號(hào)的同步采樣以及ADC與DSP的接口變得極為重要[3-4]。在啟動(dòng)轉(zhuǎn)換信號(hào)的控制下，AD7656-1內(nèi)部的4個(gè)模數(shù)轉(zhuǎn)換器完成對(duì)調(diào)理模塊輸出的4路模擬信號(hào)實(shí)時(shí)同步采樣。AD7656-1具有一個(gè)高速的并行輸出接口和一個(gè)高速的串行輸出接口。串行接口在與DSP通信的過程中，可以保證只需要較少的信號(hào)線就能穩(wěn)定可靠地完成數(shù)據(jù)傳輸，同時(shí)可以充分利用TMS320F28335提供的串行外設(shè)接口。DSP和AD7656-1之間的接口連接框圖如圖3所示。

圖3 DSP與ADC之間接口連接圖

DOUTA，DOUTB與多通道緩沖串行接口McBSP A，McBSP B的數(shù)據(jù)接收引腳 MADR和MBDR相連。AD7656-1的DOUTA和DOUTB是在同一時(shí)鐘信號(hào)的作用下同時(shí)串行輸出數(shù)據(jù)，設(shè)計(jì)中將McBSP A的發(fā)送時(shí)鐘MACLKX配置成輸出，作為從AD7656-1串行時(shí)鐘，同時(shí)也作為McBSP A（B）的接收時(shí)鐘；其次將McBSP A的接收幀同步信號(hào)MAFSX配置成輸出，作為串行讀數(shù)時(shí)的片選信號(hào)，同時(shí)也與McBSP A（B）的接收幀同步引腳相連作為接收幀同步信號(hào)[5]。AD7656-1的啟動(dòng)轉(zhuǎn)換引腳CONVST A和CONVST B與DSP的GPIO 3相連，在GPIO 3發(fā)出啟動(dòng)轉(zhuǎn)換信號(hào)之前，先通過RESET引腳對(duì)AD7656-1重啟，并且將與DSP的GPIO 4相連的STDBY引腳置低，使AD7656-1處于空閑狀態(tài)，這樣可以極大地降低模數(shù)轉(zhuǎn)換芯片功耗。

AD7656-1的串行接口可以通過單、雙或三線從AD7656-1輸出數(shù)據(jù)。設(shè)計(jì)中啟用雙線輸出數(shù)據(jù)，同時(shí)將2路串行輸出使能引腳SELA與SELB和高電平相連。在串行輸入時(shí)鐘SCLK的作用下，DOUTA輸出第1、2路模擬輸入的轉(zhuǎn)換結(jié)果，DOUTB輸出第3、4路模擬輸入的轉(zhuǎn)換結(jié)果。

2 數(shù)據(jù)采集電路通信接口的軟件設(shè)計(jì)

AD7656-1完成同步采樣后，DOUTA和DOUTB輸出的數(shù)據(jù)至McBSP A（B）口的接收寄存器。CPU從DRR讀取數(shù)據(jù)的方式有中斷方式和DMA方式兩種。中斷方式將占用較多的CPU時(shí)間，降低了CPU的效率；DMA讀取方式不受CPU的干預(yù)，可以快速的讀取大量數(shù)據(jù)。

TMS320F28335內(nèi)部有一個(gè)6通道的DMA控制器，設(shè)計(jì)中使用DMA的Channel 1來讀取McBSP A的接收寄存器中的數(shù)據(jù)，使用DMA的Channel 2來讀取McBSP B接收寄存器中的數(shù)據(jù)[6-7]。2個(gè)寄存器的數(shù)據(jù)都由DMA方式送至在內(nèi)部SARAM中定義的數(shù)組 ADC-Data1［］和 ADC-Data2［］中保存。軟件總體流程圖如圖4所示。

圖4 DSP與AD7656-1軟件流程圖

3 實(shí)驗(yàn)結(jié)果及分析

數(shù)據(jù)采集電路是隨鉆聲波測(cè)井儀中非常關(guān)鍵的一部分，為后續(xù)的算法實(shí)現(xiàn)提供高精度的采樣數(shù)據(jù)。在完成采集電路的總體設(shè)計(jì)和功能實(shí)現(xiàn)后，不僅需要對(duì)電路中各個(gè)模塊單獨(dú)地進(jìn)行測(cè)試，還需要對(duì)電路總的功能進(jìn)行測(cè)試。

在對(duì)模擬調(diào)理模塊的測(cè)試中發(fā)現(xiàn)4個(gè)通道的一致性存在差異，通過分析后發(fā)現(xiàn)，主要是由帶通濾波器引入，通過選用高精度的電阻電容，并且采用對(duì)稱的布線方式，將濾波器引入的相移差控制在1°之內(nèi)。如圖5所示，在實(shí)驗(yàn)室環(huán)境下實(shí)測(cè)的4個(gè)通道同時(shí)輸入峰峰值1.5V，頻率為12kHz的正弦波的條件下，輸出幅度為4.1V的一組波形，觀察發(fā)現(xiàn)，4個(gè)通道間的波形一致性良好，相位差在要求的指標(biāo)之內(nèi)，幅度滿足采樣要求。

圖5 模擬調(diào)理模塊通道一致性

AD7656-1完成4路模擬輸入信號(hào)的轉(zhuǎn)換后，通過設(shè)置MACLKX的采樣率生成器（SRG）分頻系數(shù)，使得串行讀數(shù)時(shí)鐘SCLK頻率為12.5 MHz，示波器上記錄的時(shí)序圖如圖6所示。波形從上至下分別是幀同步信號(hào)FSR，SCLK和Data。觀察發(fā)現(xiàn)，波形顯示與程序設(shè)置的時(shí)序完全符合。

利用CCS3.3自帶的GRAPH圖形顯示工具[8]，將采集到的波形數(shù)據(jù)畫圖顯示，對(duì)應(yīng)的波形如圖7所示，圖中采樣信號(hào)的峰峰值是4.13V，與調(diào)理模塊輸出波形的實(shí)測(cè)幅度相同。

圖7 CCS軟件下采樣數(shù)據(jù)仿真圖

4 結(jié)束語(yǔ)

隨鉆聲波測(cè)井儀數(shù)據(jù)采集電路由前置模擬調(diào)理模塊、多通道模數(shù)轉(zhuǎn)換器和DSP芯片構(gòu)成，實(shí)現(xiàn)了對(duì)4道聲波波形的調(diào)理和高精度采樣。試驗(yàn)結(jié)果表明：前端模擬調(diào)理模塊的4個(gè)通道一致性良好；ADC芯片與DSP之間的接口數(shù)據(jù)傳輸穩(wěn)定可靠且可以根據(jù)實(shí)際測(cè)井需要設(shè)定數(shù)據(jù)傳輸速度。該電路能夠在高溫環(huán)境下長(zhǎng)時(shí)間穩(wěn)定可靠地工作。

[1] Alford J，Goobie R B，Sayers C M，et al.隨鉆聲波測(cè)井新技術(shù)[J].國(guó)外測(cè)井技術(shù)，2007，22（1）：53-60.

[2] 張偉，師奕兵，王志剛.隨鉆聲波測(cè)井?dāng)?shù)據(jù)壓縮的小波神經(jīng)網(wǎng)絡(luò)法[J].電子科技大學(xué)學(xué)報(bào)，2008，37（6）：900-903.

[3] 靳紅濤，趙勇進(jìn)，張曉曦，等.高精度模數(shù)轉(zhuǎn)換芯片AD7656與DSP的接口設(shè)計(jì)[J].電子元器件應(yīng)用，2009，11（12）：14-17.

[4] 楊雪，牟燕妮.基于McBSP實(shí)現(xiàn)DSPs與串行AD/DA的接口設(shè)計(jì)[J].微計(jì)算機(jī)應(yīng)用，2009，30（5）：56-60.

[5] 蘇奎峰，呂強(qiáng)，鄧志東，等.TMS320X28XXX原理與開發(fā)[M].北京：電子工業(yè)出版社，2009.

[6] Texas Instruments Incorporated.TMS320C28X系列DSP指令和編程指南[M].北京：清華大學(xué)出版社，2005.

[7] 劉和平，鄧力，姜渝，等.數(shù)字信號(hào)處理器原理、結(jié)構(gòu)及應(yīng)用基礎(chǔ)-TMS320F28x[M].北京：機(jī)械工業(yè)出版社，2007.

[8] 彭啟琮，管慶.DSP集成開發(fā)環(huán)境-CCS及DSP/BIOS的原理與應(yīng)用[M].北京：電子工業(yè)出版社，2004.