基于DSP的雷達(dá)干擾控制與處理系統(tǒng)

謝曉霞，傅其祥

(國(guó)防科技大學(xué)電子科學(xué)與工程學(xué)院，長(zhǎng)沙410073)

1 引言

雷達(dá)電子戰(zhàn)是現(xiàn)代信息作戰(zhàn)中的重要部分，隨著數(shù)字信號(hào)處理(DSP)芯片技術(shù)的飛速發(fā)展，各種高速處理芯片已廣泛應(yīng)用于各類(lèi)電子對(duì)抗裝備中。美國(guó)TI公司推出的TMS320C6701是具有修正的哈佛總線結(jié)構(gòu)的32位浮點(diǎn)型通用DSP，基于此款DSP設(shè)計(jì)的雷達(dá)干擾系統(tǒng)控制與處理器是某干擾機(jī)的核心部分。它的功能是負(fù)責(zé)整個(gè)系統(tǒng)(包括射頻分系統(tǒng)、干擾信號(hào)模擬分系統(tǒng)、控制與信號(hào)處理分系統(tǒng)以及PC機(jī))的控制、數(shù)據(jù)處理與監(jiān)控。

2 TMS320C6701簡(jiǎn)介

在該DSP分系統(tǒng)設(shè)計(jì)中，采用美國(guó)TI公司的TMS320C6000系列32位浮點(diǎn)數(shù)字信號(hào)處理器TMS320C6701，其浮點(diǎn)運(yùn)算速度可達(dá)1GFLOPS，已在眾多領(lǐng)域中得到了充分應(yīng)用。它的主要特點(diǎn)有:

采用了修正的哈佛總線結(jié)構(gòu)，內(nèi)部有一套256位的程序總線、兩套32位的數(shù)據(jù)總線和一套32位的DMA專(zhuān)用總線。這種靈活的總線結(jié)構(gòu)使得數(shù)據(jù)傳輸瓶頸對(duì)系統(tǒng)性能的限制大大緩解。

DSP核采用改進(jìn)的甚長(zhǎng)指令字(VLIW)體系結(jié)構(gòu)和多流水線技術(shù)，具有8個(gè)可并行執(zhí)行的功能單元，。當(dāng)芯片內(nèi)部8個(gè)處理單元同時(shí)運(yùn)行時(shí)，其最大處理能力可以達(dá)到1336MIPs或1GFLOPS，大大提高了系統(tǒng)實(shí)時(shí)處理分析能力。

片上集成了大容量的高速程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器，最高可以200Mbit/s的速度訪問(wèn)。程序存儲(chǔ)器為64K字節(jié)、256位寬，還可靈活設(shè)置為高速CACHE使用;數(shù)據(jù)存儲(chǔ)器采用雙存儲(chǔ)塊，每個(gè)存儲(chǔ)塊又采用多個(gè)存儲(chǔ)體，可靈活支持8/16/32位數(shù)據(jù)讀寫(xiě)。片上集成了32位外部存儲(chǔ)器接口EMIF，可直接支持各種規(guī)格的 SDRAM、SBSRAM、SRAM、ROM、FLASH、FIFO 存儲(chǔ)器。

從以上特點(diǎn)可知，TMS320C6701具有高速的數(shù)據(jù)吞吐能力和極高的數(shù)據(jù)處理速度，還可以實(shí)現(xiàn)與外部存儲(chǔ)器的直接接口，這些特點(diǎn)都很好的保證了雷達(dá)干擾控制與處理分系統(tǒng)的實(shí)現(xiàn)。

3 控制與處理器設(shè)計(jì)

控制與處理器的功能是負(fù)責(zé)整個(gè)系統(tǒng)的控制、數(shù)據(jù)處理與監(jiān)控。它負(fù)責(zé)的控制功能包括射頻系統(tǒng)的控制(包括射頻系統(tǒng)的開(kāi)關(guān)控制、增益控制、頻綜控制、射頻通道選擇)、干擾控制(包括干擾樣式、干擾時(shí)機(jī)等的控制);數(shù)據(jù)處理主要完成射頻系統(tǒng)中瞬時(shí)測(cè)頻接收機(jī)的測(cè)頻結(jié)果的實(shí)時(shí)處理和干擾信號(hào)模擬分系統(tǒng)采集到的高中頻信號(hào)(100MHz～500MHz)的1024點(diǎn)FFT(快速傅立葉變換)結(jié)果的譜分析(用來(lái)實(shí)現(xiàn)數(shù)字測(cè)頻)。為了解決單一測(cè)頻方式所帶來(lái)的測(cè)頻速度和測(cè)頻精度之間的矛盾，本干擾機(jī)系統(tǒng)采用了瞬時(shí)測(cè)頻與數(shù)字測(cè)頻相結(jié)合的雷達(dá)信號(hào)測(cè)頻技術(shù)。測(cè)頻結(jié)果的分析以及利用測(cè)得的頻率引導(dǎo)干擾則由控制與處理器的數(shù)據(jù)處理部分實(shí)現(xiàn)。監(jiān)控功能則包括整個(gè)系統(tǒng)的自檢以及視頻信號(hào)和低中頻信號(hào)(0～40MHz)的采集上傳。系統(tǒng)可分為五個(gè)模塊與三個(gè)接口:DSP模塊、FPGA模塊、BIT(自檢 )模塊、A/D模塊、PCI接口模塊;射頻接口、干擾信號(hào)模擬分系統(tǒng)接口以及PCI接口，其結(jié)構(gòu)框圖見(jiàn)圖1。

圖1 控制與處理分系統(tǒng)結(jié)構(gòu)框圖

下面分別就各模塊的設(shè)計(jì)思路進(jìn)行介紹。

3.1 DSP模塊

DSP模塊是整個(gè)控制與處理器的核心模塊，要完成整個(gè)系統(tǒng)的控制以及大部分的數(shù)據(jù)處理和部分監(jiān)控功能。DSP模塊由DSP處理器、數(shù)據(jù)存儲(chǔ)空間以及程序存儲(chǔ)空間幾部分組成。

C6701片內(nèi)有64kBytes的數(shù)據(jù)存儲(chǔ)器和64kBytes的程序存儲(chǔ)器，但由于系統(tǒng)運(yùn)行過(guò)程中要存放大量數(shù)據(jù)，系統(tǒng)采用1片大容量的SDRAM映射到DSP的外部存儲(chǔ)空間以存放數(shù)據(jù)。程序存放在外部非易失存儲(chǔ)器(FLASH)中，在系統(tǒng)啟動(dòng)后被調(diào)入片內(nèi)高速運(yùn)行。

DSP模塊通過(guò)外部中斷來(lái)實(shí)現(xiàn)與其它模塊之間的功能交互。TMS320C6701共有4個(gè)外部中斷，除了一個(gè)用于DSP的復(fù)位，其它三個(gè)中斷分別用來(lái)響應(yīng)來(lái)自主機(jī)的控制指令，來(lái)自干擾信號(hào)模擬分系統(tǒng)的取數(shù)據(jù)指令和響應(yīng)外部視頻包絡(luò)，用于干擾控制。

DSP模塊接收來(lái)自主機(jī)的控制指令，解讀后發(fā)指令給FPGA，經(jīng)過(guò)FPGA譯碼完成對(duì)其它各模塊的控制。DSP模塊將接收到的射頻部分的瞬時(shí)測(cè)頻結(jié)果進(jìn)行統(tǒng)計(jì)分析，在上傳給主機(jī)的同時(shí)引導(dǎo)干擾系統(tǒng)對(duì)準(zhǔn)目標(biāo)頻段;來(lái)自干擾信號(hào)模擬分系統(tǒng)的高中頻信號(hào)的1024點(diǎn)FFT結(jié)果的譜分析也由DSP模塊完成，具體的處理流程見(jiàn)圖2所示。

圖2 FFT處理流程

DSP模塊完成的監(jiān)控功能主要是根據(jù)主機(jī)指令設(shè)置本地自檢芯片的門(mén)限電平。

3.2 A/D模塊

為了實(shí)現(xiàn)有效干擾必須對(duì)干擾機(jī)所面臨的輻射環(huán)境進(jìn)行偵察。為此本系統(tǒng)設(shè)計(jì)了A/D模塊，用來(lái)采樣低中頻信號(hào)和視頻信號(hào)，將采樣數(shù)據(jù)送給主機(jī)進(jìn)行雷達(dá)信號(hào)的分選與識(shí)別。低中頻信號(hào)的中心頻率為30MHz，帶寬為20MHz。利用100MHz A/D電路采集低中頻信號(hào)，通過(guò)采集這樣的中頻信號(hào)經(jīng)過(guò)分析處理得到信號(hào)帶寬、脈內(nèi)特征調(diào)制、信號(hào)時(shí)寬、重復(fù)頻率等一系列參數(shù);視頻信號(hào)則通過(guò)一個(gè)40MHz的A/D電路采集得到，通過(guò)分析處理可以得到脈沖寬度和脈沖到達(dá)時(shí)間等參數(shù)。通過(guò)獲得這些參數(shù)以及DSP模塊分析得到的測(cè)頻結(jié)果來(lái)實(shí)現(xiàn)對(duì)輻射源的有效識(shí)別，為干擾決策提供有利支持。

視頻信號(hào)與低中頻信號(hào)并不同時(shí)輸入，因此通過(guò)一個(gè)二選一的高速模擬選擇器選擇一路信號(hào)進(jìn)來(lái)，信號(hào)通過(guò)緩沖器再送給A/D，A/D采集的數(shù)據(jù)存到SRAM里面，由DSP發(fā)出指令，在FPGA的控制下將采集得到的數(shù)據(jù)通過(guò)PCI接口上傳至主機(jī)。

3.3 FPGA模塊

FPGA模塊在控制與處理器中起到了橋梁的作用，它的主要功能是實(shí)現(xiàn)大量的邏輯控制電路，DSP的協(xié)處理和大量的接口電路。

FPGA模塊接收DSP傳送來(lái)的控制指令，對(duì)其譯碼后輸出A/D電路的控制信號(hào)(包括高速模擬選擇器的控制、A/D芯片控制與SRAM控制)、PCI接口芯片的工作模式選擇信號(hào)以及總線仲裁邏輯控制;DSP的總線連接以及BIT總線連接等也由FPGA完成。利用FPGA模塊C6701實(shí)現(xiàn)了對(duì)分系統(tǒng)中各電路模塊的控制，使各部分可以協(xié)調(diào)工作。

3.4 BIT模塊

BIT模塊即系統(tǒng)的自檢模塊，它的功能是以單片機(jī)為核心，采集系統(tǒng)的關(guān)鍵測(cè)試信號(hào)，包括各種電源電壓、溫度、關(guān)鍵信號(hào)電平、主要脈沖信號(hào)的頻率計(jì)數(shù)測(cè)量等，在先驗(yàn)知識(shí)的前提下，自動(dòng)判斷系統(tǒng)狀態(tài)信息，形成告警信號(hào)，為整個(gè)干擾系統(tǒng)的故障定位提供信息支撐。

射頻前端的BIT檢測(cè)結(jié)果通過(guò)422總線實(shí)時(shí)傳送給本系統(tǒng)，干擾信號(hào)模擬分系統(tǒng)的BIT檢測(cè)結(jié)果通過(guò)數(shù)據(jù)與控制總線實(shí)時(shí)傳送，本地檢測(cè)則由片上芯片DS1780完成(它可同時(shí)監(jiān)測(cè)6個(gè)模擬量，包括4個(gè)電源電壓和2個(gè)溫度結(jié)果)。利用單片機(jī)(51單片機(jī))實(shí)時(shí)將系統(tǒng)所采集到的各種工作狀態(tài)通過(guò)BIT總線送給主機(jī)用以顯示與決策，同時(shí)該信號(hào)也輸出到系統(tǒng)面板上，通過(guò)面板上的指示燈直觀的看到系統(tǒng)工作狀態(tài)正常與否。

3.5 PCI接口模塊

隨著ISA總線逐步被淘汰，基于PCI總線的接口設(shè)計(jì)越來(lái)越被廣泛地應(yīng)用于各種高速、大數(shù)據(jù)量的處理系統(tǒng)中。本系統(tǒng)采用專(zhuān)用 PCI接口芯片PIC9054來(lái)完成PCI接口設(shè)計(jì)。它是PLX公司推出的一種32位33MHz的PCI總線主控I/O加速器。它采用多種先進(jìn)技術(shù)，使復(fù)雜的PCI接口應(yīng)用設(shè)計(jì)變得相對(duì)簡(jiǎn)單。在具體的電路設(shè)計(jì)中將PCI1054的所有地址線、數(shù)據(jù)線和控制線與 PFGA連接，由FPGA完成其工作模式選擇以及總線仲裁邏輯。數(shù)據(jù)傳輸采用的是突發(fā)方式下的DMA傳輸。PCI總線采用的是中斷共享機(jī)制，所有PCI擴(kuò)展板在PCM插槽上共用一根信號(hào)線INTA#，通過(guò)電平觸發(fā)方式響應(yīng)PCI中斷。

3.6 接口電路

系統(tǒng)包括三個(gè)接口電路:射頻接口、干擾信號(hào)模擬分系統(tǒng)接口以及PCI接口。

射頻接口主要是數(shù)字信號(hào)，考慮到傳輸電纜相對(duì)來(lái)說(shuō)較長(zhǎng)，容易受到干擾，因此采用422差分傳輸方式。干擾信號(hào)模擬分系統(tǒng)接口為了保證數(shù)據(jù)準(zhǔn)確傳輸，在數(shù)據(jù)傳輸口增加一個(gè)雙向同步FIFO，F(xiàn)IFO起到緩沖的功能，提高效率與通信準(zhǔn)確度。其內(nèi)部有兩個(gè)獨(dú)立的FIFO存儲(chǔ)器，兩個(gè)FIFO存儲(chǔ)器共用總線，這樣的設(shè)計(jì)使得兩個(gè)分系統(tǒng)之間的讀寫(xiě)不發(fā)生沖突，不用總線仲裁機(jī)制，兩個(gè)分系統(tǒng)可以同時(shí)讀也可以同時(shí)寫(xiě)，保證數(shù)據(jù)高效準(zhǔn)確傳輸。另外與干擾信號(hào)模擬分系統(tǒng)的接口還需要一些控制信號(hào)，這些控制信號(hào)通過(guò)FPGA與DSP連接，受到DSP的控制。PCI接口用于實(shí)現(xiàn)控制與處理分系統(tǒng)與主機(jī)的連接。PCI總線采用的是中斷共享機(jī)制，主機(jī)的驅(qū)動(dòng)程序利用中斷使能寄存器和中斷狀態(tài)寄存器對(duì)中斷類(lèi)型進(jìn)行識(shí)別，然后響應(yīng)相應(yīng)的中斷服務(wù)子程序。

4 系統(tǒng)應(yīng)用

在整個(gè)系統(tǒng)工作時(shí)，控制與處理分系統(tǒng)接收來(lái)自主機(jī)的指令，完成對(duì)整個(gè)干擾系統(tǒng)的控制。DSP的工作流程如圖3所示。

由圖3，DSP工作后將所有外部中斷開(kāi)啟，設(shè)定本地自檢芯片的門(mén)限，然后開(kāi)始等待外部中斷(PC機(jī)指令)。操作員輸入指令后，給DSP發(fā)中斷，DSP響應(yīng)外部中斷后，首先將控制指令和干擾參數(shù)讀出，然后根據(jù)讀出的指令和給定的參數(shù)啟動(dòng)各部分電路工作。

圖3 DSP工作流程圖

5 結(jié)束語(yǔ)

基于DSP的控制與處理分系統(tǒng)是整個(gè)干擾系統(tǒng)的核心部分，可以實(shí)現(xiàn)整個(gè)系統(tǒng)干擾的控制與自檢監(jiān)控以及數(shù)據(jù)處理，是DSP處理技術(shù)的又一種有效應(yīng)用。

［1］ Texas Instrument Incorporated［Z］.TMS320C6701 數(shù)據(jù)手冊(cè).

［2］ 曹瑞.一種基于DSP的雷達(dá)信號(hào)實(shí)時(shí)處理系統(tǒng)［J］.微處理機(jī)，2001(4):38-40.

［3］ 于鳳芹.TMS320 C6000 DSP結(jié)構(gòu)原理與硬件設(shè)計(jì)［M］.北京:北京航空航天大學(xué)出版社，2008.