對(duì)數(shù)字系統(tǒng)高速信號(hào)的分析與研究

張 輝，范一心

0 引言

隨著信息速率的日益增加，信號(hào)的速率也越來越快，而隨著信號(hào)速率的增加，信號(hào)完整性問題變得日益突出，這是在以往低速信號(hào)設(shè)計(jì)中很少發(fā)生的問題。信號(hào)完整性（Signal Integrity,簡(jiǎn)稱SI）是指在信號(hào)線上的信號(hào)質(zhì)量，即實(shí)際傳輸信號(hào)與理想信號(hào)的一致性。當(dāng)電路中信號(hào)能以要求的時(shí)序、持續(xù)時(shí)間和電壓幅度到達(dá)接收芯片管腳時(shí)，該電路就有很好的信號(hào)完整性。當(dāng)信號(hào)不能正常響應(yīng)或者信號(hào)質(zhì)量不能使系統(tǒng)長(zhǎng)期穩(wěn)定工作時(shí)，就出現(xiàn)了信號(hào)完整性問題。因此硬件設(shè)計(jì)工程師也會(huì)越發(fā)感覺到信號(hào)完整性是阻礙研發(fā)進(jìn)度的一個(gè)重要問題。那么這個(gè)問題如何產(chǎn)生的，如何在設(shè)計(jì)之初就能有效地解決呢？是本文研究的重點(diǎn)。

1 傳輸線的損耗

1.1 高速數(shù)字設(shè)計(jì)和低速數(shù)字設(shè)計(jì)相比，最大差異在于無源元件的行為。這些無源元件，包括導(dǎo)線、電路板、集成電路的封裝和電路板上的過孔等等在低速電路中，無源電路元件僅有封裝部分對(duì)電路造成部分的影響。在高速電路中，所有無源電路元件都影響電路的性能。高速信號(hào)在單板上主要受到傳輸線的 R、L、G、C分布參數(shù)、介質(zhì)損耗、透入深度、趨膚效應(yīng)等的影響。使經(jīng)過傳輸線的信號(hào)出現(xiàn)頻率選擇性衰弱，即信號(hào)的高頻能量衰減較大，低頻部分衰減較小。有損傳輸線的分布參數(shù)R，L，G，C參數(shù)在高頻時(shí)絕不能忽略，同時(shí)由于電壓為減幅波，隨著傳輸線其能量會(huì)衰減，幅值降低。傳輸線的模型，如圖1所示：

圖1 有損傳輸線模型

1.2 趨膚效應(yīng)：交變電流(AC)通過導(dǎo)體時(shí),由于感應(yīng)作用引起導(dǎo)體截面上電流分布不均勻,愈近導(dǎo)體表面電流密度越大.這種現(xiàn)象稱為”趨膚效應(yīng)”.趨膚效應(yīng)使導(dǎo)體的有效電阻增加.頻率越高,趨膚效應(yīng)越顯著.當(dāng)頻率很高的電流通過導(dǎo)線時(shí),可以認(rèn)為電流只在導(dǎo)線表面上很薄的一層中流過,這等效于導(dǎo)線的截面減小,電阻增大。

1.3 介質(zhì)損耗：是信號(hào)發(fā)生損耗的一個(gè)重要的因素，通用的介質(zhì)為 FR4材料。介質(zhì)材料不是絕緣體，存在一定的電阻，通常用電導(dǎo)率或電阻率表示。因此信號(hào)通過它時(shí)有漏電流。在高頻時(shí)電導(dǎo)率隨著頻率的升高而提高。

1.4 透入深度：也是一個(gè)重要的因素，電磁波從導(dǎo)體表面向?qū)w內(nèi)部傳播，經(jīng)過一段距離后，其值衰減到表面值的（%），這段距離稱為該導(dǎo)體的透入深度。由于電磁波在導(dǎo)體中有一定的透入深度，在導(dǎo)體內(nèi)部電場(chǎng)及磁場(chǎng)分布不均，愈深入導(dǎo)體內(nèi)部，場(chǎng)能量愈小，即場(chǎng)的分布比較集中在導(dǎo)體表面附近，稱為趨膚效應(yīng)。趨膚效應(yīng)是由電流流經(jīng)最低阻抗路徑的要求促成的，而在高頻段，路徑的阻抗主要有回路的電感決定。這種機(jī)理，也驅(qū)使電流在返回路徑中重新分布并隨著頻率而變化。直流時(shí)，分布在整個(gè)返回平面上。高頻段，在趨膚效應(yīng)的制約下，返回路徑的電流將集中分布在靠近信號(hào)路徑的表面上；這樣可以使回路電感最小。

由于傳輸線以上的特性，有損傳輸線類似一個(gè)低通濾波器，它對(duì)低頻信號(hào)的能量衰減較小，對(duì)高頻信號(hào)能量的衰減較大。一個(gè)矩形脈沖信號(hào)經(jīng)過有損傳輸線后的結(jié)果，如圖2所示：

圖2 矩形脈沖經(jīng)過有損傳輸線

在高速信號(hào)傳輸中，信號(hào)的高頻分量衰減要比低頻分量的衰減大很多，傳輸線路表現(xiàn)出來的特性，像一個(gè)低通濾波器。

2 高速信號(hào)傳輸畸變

2.1 由于當(dāng)前工藝水平越來越高，信號(hào)速率高于5Gbps的信號(hào)標(biāo)準(zhǔn)已經(jīng)越來越多，如PCIE2.0達(dá)到5Gbps，8Gbps的PCIE3.0標(biāo)準(zhǔn)的推出；USB3.0達(dá)到5Gbps，SATAIII達(dá)到6Gbps等等。信號(hào)速率的進(jìn)一步提高，對(duì)電路設(shè)計(jì)工程師也提出了更多嚴(yán)格的要求, 而且是每個(gè)高速信號(hào)在滿足要求之外，還需要較大的余量，以確保高速信號(hào)乃至整個(gè)系統(tǒng)的高可靠性。

速率達(dá)到Gbps高速設(shè)計(jì)中，最常見的問題通常會(huì)是眼圖不好、抖動(dòng)過大等等。眼圖,就是示波器屏幕上所顯示的數(shù)字通信符號(hào),由許多波形部分重疊形成,其形狀類似”眼”的圖形.眼睛大表示系統(tǒng)傳輸性能好，接收端芯片管腳處眼圖很差,抖動(dòng)成分很復(fù)雜，如圖3所示：

圖3 高速信號(hào)接收端測(cè)試

2.2 在數(shù)高于2.5Gbps比特率的串行數(shù)據(jù)傳輸系統(tǒng)中，信號(hào)經(jīng)過PCB長(zhǎng)距離傳輸線、連接器、過孔、到達(dá)接收芯片引腳的測(cè)試點(diǎn)時(shí)，信號(hào)已經(jīng)嚴(yán)重衰減。

在高速serdes系統(tǒng)中， PCB的長(zhǎng)距離傳輸線、連接器、過孔的阻抗不連續(xù)等因素，對(duì)信號(hào)造成很大衰耗，比如6.25Gb/s的信號(hào)在FR4上走25英寸或者更遠(yuǎn)之后的眼圖已經(jīng)無法張開。在一個(gè)實(shí)際的交換板的設(shè)計(jì)研發(fā)過程中，PCB單板的結(jié)構(gòu)尺寸較大，在項(xiàng)目研發(fā)初期沒有充分考慮到信號(hào)的SI問題，單板上的3.125Gbps的高速串行信號(hào)的走線長(zhǎng)度在10700mil—17000mil(1mm=39.37mil)之間，再后來的實(shí)際測(cè)試中發(fā)現(xiàn)，當(dāng)傳輸線長(zhǎng)度約為 15000mil時(shí)，在接收端的測(cè)試到的信號(hào)，在上升沿處衰減較大（信號(hào)的高頻能量較多），信號(hào)嚴(yán)重觸及眼圖模板。實(shí)際的系統(tǒng)級(jí)聯(lián)測(cè)試中，誤碼率較大，整個(gè)系統(tǒng)無法正常工作。

高速背板互聯(lián)系統(tǒng)進(jìn)行測(cè)試，信號(hào)經(jīng)過連接器和背板，走線長(zhǎng)度約為40000mi，如圖4所示：

圖4 高速互聯(lián)系統(tǒng)

2.2.1 發(fā)送端信號(hào)波形和眼圖，信號(hào)波形，如圖5所示：

圖5 發(fā)送端信號(hào)波形

眼圖質(zhì)量很好，如圖6所示：

圖6 發(fā)送端眼圖

2.2.2 接收端信號(hào)波形和眼圖，信號(hào)波形：

信號(hào)經(jīng)過背板和連接器，到達(dá)接收端，信號(hào)變差，眼圖變小，如圖7、圖8所示：

圖7 接收端信號(hào)波形

圖8 接收端眼圖

3 畸變信號(hào)的處理

隨著信號(hào)速率的增加，高速信號(hào)的趨膚效應(yīng)和傳輸線的介質(zhì)損耗，使信號(hào)在傳輸過程中受損很大，為了在接收終端能得到比較好的波形，就需要對(duì)受損的信號(hào)進(jìn)行補(bǔ)償、處理。

在高速信號(hào)傳輸中，信號(hào)的高頻分量衰減，要比低頻分量的衰減大很多，傳輸線路表現(xiàn)出來的特性，像一個(gè)低通濾波器，如圖9所示：

圖9 傳輸線路特性圖

3.1 預(yù)加重 (Pre-emphasis)：

前面已經(jīng)介紹過了，信號(hào)傳輸線表現(xiàn)出來的是低通濾波特性，傳輸過程中信號(hào)的高頻成分衰減大，低頻成分衰減少。預(yù)加重技術(shù)的思想，就是在傳輸線的始端增強(qiáng)信號(hào)的高頻成分，以補(bǔ)償高頻分量在傳輸過程中的過大衰減。信號(hào)頻率的高低，主要是由信號(hào)電平變化的速度決定的，所以信號(hào)的高頻分量主要出現(xiàn)在信號(hào)的上升沿和下降沿處，預(yù)加重技術(shù)，就是增強(qiáng)信號(hào)上升沿和下降沿處的幅度，如圖10所示：

圖10 預(yù)加重示意圖

3.2 去加重(De-emphasis)：

去加重技術(shù)的思想跟預(yù)加重技術(shù)有點(diǎn)類似，只是實(shí)現(xiàn)方法有點(diǎn)不同，預(yù)加重是增加信號(hào)上升沿和下降沿處的幅度，其它地方幅度不變；而去加重是保持信號(hào)上升沿和下降沿處的幅度不變，其他地方信號(hào)減弱。如圖11所示：

圖11 去加重示意圖

去加重補(bǔ)償后的信號(hào)擺渡比預(yù)加重補(bǔ)償后的信號(hào)擺幅小，眼圖高度低，功耗小，EMC輻射小。

3.3 均衡器

前面介紹的預(yù)加重和去加重能很好地補(bǔ)償信號(hào)，在傳輸過程中的損耗，改善信號(hào)質(zhì)量，但是預(yù)加重和去加重技術(shù)也存在一些缺陷，比如當(dāng)線路上存在串?dāng)_時(shí)，預(yù)加重和去加重會(huì)將高頻串?dāng)_分量放大，增大串?dāng)_的危害。為了彌補(bǔ)預(yù)加重和去加重技術(shù)的缺陷，后來就出現(xiàn)了均衡技術(shù)。跟預(yù)加重和去加重不同，均衡技術(shù)在信號(hào)的接收端使用，它的特性相當(dāng)于一個(gè)低通濾波器，高頻分量會(huì)損耗很大，正好可以濾除高頻串?dāng)_。其原理，如圖12所示：

圖12 均衡技術(shù)原理圖

均衡器實(shí)際上是一個(gè)低通濾波器，一個(gè)簡(jiǎn)單的低通濾波器，即均衡器，如圖13所示：

圖13 均衡器等效圖

4 工程上的設(shè)計(jì)與驗(yàn)證

PERICOM的PI2EQX系列采用預(yù)加重,去加重和均衡技術(shù)的 re-driver芯片，可以改善高速信號(hào)的長(zhǎng)距離傳輸,而且也可以從長(zhǎng)距離的走線或者線纜上，恢復(fù)發(fā)送的失真信號(hào).那么下面我們用PERICOM的PI2EQX4402來驗(yàn)證信號(hào)在傳輸線路中的改善、補(bǔ)償技術(shù)去加重，均衡技術(shù)的pi2eqx4402結(jié)構(gòu)圖，如圖14所示：

圖14 均衡技術(shù)的pi2eqx4402 結(jié)構(gòu)圖

PI2EQX4402 PCI Express x16 支持 60’trace 長(zhǎng)度的圖形應(yīng)用系統(tǒng)測(cè)試板，如圖15所示：

圖15 圖形應(yīng)用測(cè)試板系統(tǒng)

圖16 系統(tǒng)測(cè)試時(shí)6000mil末端量測(cè)的眼圖

這個(gè)系統(tǒng)測(cè)試板使用了 pi2eqx4402re-driver芯片支持PCI Express x16圖形系統(tǒng)總共60000mil走線長(zhǎng)度， SigTest 2.0軟件和PCI-SIG的測(cè)試制具得到的測(cè)試結(jié)果眼圖，如圖16所示：

可見長(zhǎng)距離傳輸后,信號(hào)保持了完整性。

下面我們用pi2eqx4402應(yīng)用來驗(yàn)證去加重,和均衡技術(shù)對(duì)信號(hào)傳輸質(zhì)量的改善效果, 測(cè)試原理，如圖17所示：

圖17 測(cè)試原理圖

PI2EQX4402測(cè)試板上 input trace 長(zhǎng)度是 35000mil,output trace長(zhǎng)度是1900mil，當(dāng)從輸入端輸入安捷倫圖形發(fā)生器產(chǎn)生的雜亂信號(hào)，如圖18所示：

圖18 基于PERICOM 的PI2EQX4402測(cè)試板

在TP1&TP2測(cè)試點(diǎn)可以量測(cè)到雜亂的眼圖，當(dāng)信號(hào)經(jīng)過PI2EQX4402 re-driver時(shí)，經(jīng)過7.5db的均衡技術(shù)處理，信號(hào)被得到很好的恢復(fù)，如圖19所示：

圖19 圖形發(fā)生器產(chǎn)生的雜亂眼圖

從PCI-SIG網(wǎng)站下載了SigTest 2.0軟件，用這個(gè)軟件測(cè)量得到，如圖20所示：

圖20 經(jīng)過PI2EQX4402均衡過的眼圖

從以上測(cè)試結(jié)果可以看出，高速信號(hào)在傳輸過程中的幾種技術(shù)處理方式，對(duì)提高高速信號(hào)的質(zhì)量非常有用.大大減輕了工程師們?cè)谙到y(tǒng)設(shè)計(jì)時(shí)的設(shè)計(jì)難度，加快設(shè)計(jì)進(jìn)度;大大增加了系統(tǒng)的穩(wěn)定性和可靠性。

5 結(jié)論

高速信號(hào)電路設(shè)計(jì)非常復(fù)雜，在設(shè)計(jì)過程中，高速電路產(chǎn)生的傳輸線效應(yīng)和信號(hào)完整性，及干擾，衰減問題經(jīng)常會(huì)導(dǎo)致設(shè)計(jì)的最終失敗或者無法正常工作。因此對(duì)于高速信號(hào)的處理研究，顯的非常必要和重要。處理好高速信號(hào)傳輸中的問題，對(duì)優(yōu)秀的工程師來說是個(gè)關(guān)鍵的問題。也是整個(gè)系統(tǒng)能否穩(wěn)定，可靠運(yùn)行的基礎(chǔ)。因此，在系統(tǒng)設(shè)計(jì)之初，一定要保證好高速信號(hào)的完整與有序準(zhǔn)確性。

[1]陳偉,周鵬. 高速電路信號(hào)完整性分析與設(shè)計(jì).[M]北京; .電子工業(yè)出版社 2009 年5月

[2]鄧豹，王文智，張靜。基于某高速信號(hào)處理模塊的信號(hào)完整性設(shè)計(jì)方法[j]航空計(jì)算技術(shù)2010 年40卷（2）期

[3]Dennis Derickson,Marcus Muller. Digital Communications Test and Measurement: High-speed physical Layer Characterization .[j]Prentice Hall PTR, April 29,2011

[4]Stephen H. Hall,Howard L. Heck. Advanced signal integrity for high-speed digital designs.[C]John Wiley &Sons, 2009