基于FPGA的數(shù)字信號(hào)傳輸性能分析儀

廖聰裕 魯錦濤 蘇建加

中國(guó)地質(zhì)大學(xué)（武漢）機(jī)械與電子信息學(xué)院 430074

基于FPGA的數(shù)字信號(hào)傳輸性能分析儀

廖聰裕 魯錦濤 蘇建加

中國(guó)地質(zhì)大學(xué)（武漢）機(jī)械與電子信息學(xué)院 430074

本設(shè)計(jì)采用FPGA產(chǎn)生數(shù)字信號(hào)發(fā)生器和偽隨機(jī)信號(hào)發(fā)生器，通過(guò)三路不同截止頻率的濾波器模擬出信號(hào)在信道中傳輸衰減情況，最后顯示在示波器上，觀察出眼圖。整個(gè)系統(tǒng)由數(shù)字信號(hào)發(fā)生器、偽隨機(jī)噪聲信號(hào)發(fā)生器、低通濾波器、加法電路、數(shù)字信號(hào)分析電路，信號(hào)眼圖顯示器和單片機(jī)控制電路組成。最后通過(guò)對(duì)信號(hào)進(jìn)行曼徹斯特編碼并提取出編碼中同步信號(hào)，在示波器上顯示出眼圖，實(shí)現(xiàn)了對(duì)數(shù)字信號(hào)傳輸性能的測(cè)試。

m序列；偽隨機(jī)信號(hào)；FPGA；同步信號(hào)自提取

1 系統(tǒng)功能與組成框圖

本系統(tǒng)總體結(jié)構(gòu)如圖1所示：

圖1 系統(tǒng)總體結(jié)構(gòu)框圖

該系統(tǒng)模擬了數(shù)字信號(hào)的發(fā)射、信道傳輸，信號(hào)的接收過(guò)程，并實(shí)現(xiàn)了信號(hào)傳輸性能測(cè)試功能。整個(gè)系統(tǒng)由數(shù)字信號(hào)發(fā)生器、偽隨機(jī)噪聲信號(hào)發(fā)生器、低通濾波器、數(shù)字信號(hào)分析電路、信號(hào)眼圖顯示器和單片機(jī)控制電路組成。其中數(shù)字信號(hào)發(fā)生器和偽隨機(jī)信號(hào)發(fā)生器均由FPGA產(chǎn)生。數(shù)字信號(hào)發(fā)生器由低通濾波器輸出，并通過(guò)加法器電路與偽隨機(jī)信號(hào)發(fā)生器電路相加，送至示波器進(jìn)行顯示。數(shù)字信號(hào)分析電路通過(guò)提取曼徹斯特編碼的同步信號(hào)，在示波器上顯示出眼圖。

2 理論分析與計(jì)算

2.1 低通濾波器的設(shè)計(jì)

由于每階低通濾波電路在理想狀態(tài)下的十倍頻程衰減為20dB，要使該電路的十倍頻程衰減不少于40dB，因此為滿足要求須采用2階以上的濾波電路，因此采用由二階有源低通濾波電路和一階無(wú)源濾波電路組成的三階低通濾波電路。

2.2 m序列數(shù)字信號(hào)的產(chǎn)生

n階的m序列的周期為2n-1，數(shù)字信號(hào)發(fā)生器產(chǎn)生8階的m序列,因此采用FPGA產(chǎn)生9個(gè)D觸發(fā)器構(gòu)成線性移位寄存器；偽隨機(jī)信號(hào)發(fā)生器產(chǎn)生12階的m序列，因此利用FPGA產(chǎn)生13個(gè)D觸發(fā)器，構(gòu)成線性移位寄存器?？梢酝ㄟ^(guò)改變D觸發(fā)器的時(shí)鐘頻率來(lái)改變輸出的數(shù)據(jù)率。

2.3 同步信號(hào)提取

曼徹斯特碼是一種用跳變沿來(lái)表示要傳輸?shù)亩M(jìn)制信息，要想解碼，首先要將同步信號(hào)從曼徹斯特編碼中解出。本設(shè)計(jì)采用了純軟件的方法直接從曼徹斯特碼中解出：先固定一個(gè)時(shí)間，利用曼徹斯特編碼中包含的時(shí)鐘信息，在這一段時(shí)間中找出最小的時(shí)鐘周期。在最壞條件下的也只需要2*Tm/Tclk。其中Tm表示m序列的周期且Tm=2n-1，n表示m序列的階數(shù)。Tclk表示數(shù)據(jù)傳送的比特率，也就是數(shù)據(jù)時(shí)鐘。經(jīng)計(jì)算，提取同步信號(hào)所需要的時(shí)間不會(huì)超過(guò)51.1ms。

3 電路與程序設(shè)計(jì)

3.1 硬件電路實(shí)現(xiàn)

3.1.1 濾波與增益控制電路

低通濾波器截止頻率分別為100kHz、200kHz和500kHz，并且通帶增益在0.2—4內(nèi)可調(diào)，本設(shè)計(jì)利用運(yùn)算放大器OPA602來(lái)構(gòu)成濾波器和反相放大器，這樣既可以實(shí)現(xiàn)濾波，又可以滿足將TTL電平放大4倍增益的要求。

3.1.2 加法電路

數(shù)字信號(hào)發(fā)生器和偽隨機(jī)信號(hào)發(fā)生電路可以通過(guò)加法電路實(shí)現(xiàn)相加。本設(shè)計(jì)通過(guò)LM318，實(shí)現(xiàn)一個(gè)反相加法電路。

3.2 系統(tǒng)軟件設(shè)計(jì)

本設(shè)計(jì)利用FPGA實(shí)現(xiàn)了同步時(shí)鐘信號(hào)的提取。在曼徹斯特編碼的上升沿到來(lái)時(shí)利用FPGA的50MHz有源晶振輸出的時(shí)鐘對(duì)其進(jìn)行計(jì)數(shù)，在下降沿的時(shí)候停止計(jì)數(shù)，從而得到解碼時(shí)鐘的分頻系數(shù)，與此同時(shí)產(chǎn)生啟動(dòng)信號(hào)同樣的對(duì)50MHz時(shí)鐘信號(hào)計(jì)數(shù)得到同步信號(hào)。利用同步信號(hào)經(jīng)過(guò)D觸發(fā)器產(chǎn)生了一定的延時(shí)，使得時(shí)鐘的上升沿對(duì)準(zhǔn)了有效的數(shù)據(jù)位，此時(shí)將數(shù)據(jù)讀出就可完成了解碼。

4 結(jié)語(yǔ)

通過(guò)測(cè)試，數(shù)字信號(hào)發(fā)生器可以生成m序列，偽隨機(jī)信號(hào)發(fā)生器和濾波器已經(jīng)全部達(dá)到預(yù)期要求。除了完成對(duì)曼特斯特編碼，提取同步時(shí)鐘信號(hào)之外，還完成了對(duì)曼徹斯特編碼的解碼部分。通過(guò)對(duì)這些結(jié)果的分析，成功模擬出數(shù)字信號(hào)在傳輸過(guò)程中的特性。從結(jié)果可以看出，眼圖和噪聲之間有直接的關(guān)系，當(dāng)噪聲越大的時(shí)候，眼幅度就會(huì)變小。當(dāng)噪聲降低的時(shí)候，眼幅度會(huì)相應(yīng)增大。因此眼圖可以準(zhǔn)確地反映出信號(hào)在信道傳輸中的噪聲水平。

廖聰裕，男，湖北省武漢市人，從事測(cè)控技術(shù)與儀器研究。）