基于C8051F340的開(kāi)關(guān)電源模塊并聯(lián)供電系統(tǒng)設(shè)計(jì)

姜晟，孫道宗，黃明星

（華南農(nóng)業(yè)大學(xué) 工程學(xué)院，廣東 廣州 510642）

近一些年來(lái)，隨著微電子技術(shù)和工藝、磁性材料科學(xué)以及燒結(jié)加工工藝與其它邊沿技術(shù)科學(xué)的不斷改進(jìn)和快速發(fā)展，開(kāi)關(guān)穩(wěn)壓技術(shù)也得到了突破性進(jìn)展[1-3]。目前，多模塊并聯(lián)供電電源代替單一集中式電源供電已經(jīng)成為電源系統(tǒng)發(fā)展的一個(gè)重要方向[4]。并聯(lián)分布式電源具有可并聯(lián)式擴(kuò)展、電源模塊的功率密度高，體積、重量小等優(yōu)點(diǎn)，但同時(shí)也存在著由于電源模塊直接并聯(lián)而引起一臺(tái)或多臺(tái)模塊運(yùn)行在電流極限值狀態(tài)的問(wèn)題。目前，均流控制是實(shí)現(xiàn)大功率電源和冗余電源的關(guān)鍵技術(shù)[5]。文中設(shè)計(jì)并制作了一個(gè)光伏并網(wǎng)發(fā)電模擬裝置，實(shí)現(xiàn)了雙開(kāi)關(guān)電源模塊并聯(lián)供電，提高了系統(tǒng)供電效率，且實(shí)現(xiàn)了電流自動(dòng)分配。

1 設(shè)計(jì)任務(wù)

設(shè)計(jì)并制作一個(gè)由兩個(gè)額定輸出功率均為16 W的8 V DC/DC模塊構(gòu)成的并聯(lián)供電系統(tǒng)，其結(jié)構(gòu)框圖如圖1所示。要求調(diào)整負(fù)載電阻，保持輸出電壓UO=8.0±0.4 V，使兩個(gè)模塊輸出電流之和IO=1.0 A 且 按I1：I2=1：1 和I1：I2=1：2 兩種模式自動(dòng)分配電流，每個(gè)模塊的輸出電流的相對(duì)誤差絕對(duì)值不大于5%；使兩個(gè)模塊輸出電流之和IO=4.0 A且按I1：I2=1：1模式自動(dòng)分配電流，每個(gè)模塊的輸出電流的相對(duì)誤差的絕對(duì)值不大于2%；額定輸出功率工作狀態(tài)下，供電系統(tǒng)的效率不低于60%；要求系統(tǒng)具有負(fù)載短路保護(hù)及自動(dòng)恢復(fù)功能，保護(hù)閾值電流為4.5 A。

圖1 并聯(lián)供電系統(tǒng)框圖Fig.1 Diagram of parallel switching power supply system

2 系統(tǒng)總體方案設(shè)計(jì)

并聯(lián)供電系統(tǒng)主要由控制器模塊、DC/DC變換穩(wěn)壓模塊、電流檢測(cè)模塊以及輸出電壓采樣模塊等組成，系統(tǒng)總體硬件框圖如圖2所示。在系統(tǒng)中，DC/DC變換穩(wěn)壓模塊采用選擇非隔離方式的降壓斬波電路；電流檢測(cè)模塊通過(guò)采樣康銅絲上的電壓推算出電流值；C8051F340單片機(jī)輸出PWM波調(diào)整DC/DC模塊的輸出，控制輸出電流。

3 DC/DC變換穩(wěn)壓電路設(shè)計(jì)

圖2 系統(tǒng)硬件框圖Fig.2 System hardware diagram

DC-DC變換有隔離和非隔離兩種。輸入輸出隔離的方式雖然安全，但是由于隔離變壓器的漏磁和損耗等會(huì)造成效率的降低，而本題沒(méi)有要求輸入輸出隔離，所以選擇非隔離方式。本系統(tǒng)采用降壓斬波電路（Buck Chopper）。降壓斬波電路的原理圖如圖3所示。采用單片機(jī)根據(jù)采樣到的反饋電壓程控改變其產(chǎn)生的PWM波占空比，通過(guò)三極管組成的推挽電路驅(qū)動(dòng)，控制P溝道IRF4905開(kāi)關(guān)的導(dǎo)通與截止，使輸出電壓或電流穩(wěn)定在設(shè)定值。

圖3 DC-DC變換穩(wěn)壓電路圖Fig.3 DC-DC conversion circuit

4 電壓電流采樣電路

系統(tǒng)采用芯片INA169對(duì)康銅絲上的電壓進(jìn)行采樣并間接推算出電流值。選擇標(biāo)稱(chēng)值為50 mΩ的康銅絲作為采樣對(duì)象，經(jīng)檢測(cè)，其實(shí)際電阻值為47 mΩ，并以此在采集輸出電流時(shí)進(jìn)行軟件修正。INA169的輸出腳OUT直接接入單片機(jī)內(nèi)置A/D轉(zhuǎn)換輸入端，其輸出電壓

當(dāng)R10=50 mΩ，It=0.5 A，RS3=20 kΩ時(shí)，可算出VOUT=0.5 V，以此類(lèi)推，當(dāng) It=1 A，VOUT=1 V，It=2 A 時(shí)，VOUT=2 V，此比例關(guān)系可以方便單片機(jī)采樣電壓。

系統(tǒng)對(duì)輸出電壓采樣時(shí)，在負(fù)載兩端并聯(lián)1 kΩ電阻以及10 kΩ可調(diào)電阻，單片機(jī)采集輸出電壓在R11兩端的電壓，調(diào)節(jié)RS2，使單片機(jī)內(nèi)置A/D輸入端采集到的電壓與輸出電壓成比例1：8的關(guān)系。輸出電壓、電流采樣電路如圖4所示。

圖4 輸出電壓、電流采樣電路Fig.4 Output voltage and current sampling circuit

5 系統(tǒng)電壓電流測(cè)控原理

本系統(tǒng)測(cè)控電路原理圖如圖6所示，控制器模塊1（MCU1）采集DC/DC模塊1產(chǎn)生的電流和負(fù)載上的電壓，根據(jù)控制策略調(diào)節(jié)PWM信號(hào)，調(diào)整DC/DC模塊1的輸出；控制器模塊2（MCU2）采集DC/DC模塊2產(chǎn)生的電流和負(fù)載上的電壓。根據(jù)控制策略調(diào)節(jié)PWM信號(hào)，用以調(diào)整DC/DC模塊1和DC/DC模塊2的輸出，使得系統(tǒng)達(dá)到控制策略所設(shè)定的電流I1、電流I2以及負(fù)載電壓UO。

5.1 MCU1的電流控制策略

MCU1通過(guò)采樣電流的反饋，將I1的電流控制在0.5 A±5%上。當(dāng)接收到MCU2的控制信號(hào)時(shí)MCU1改為進(jìn)行電壓采樣，控制PWM信號(hào)將輸出電壓UO穩(wěn)定在8±0.4 V上，實(shí)現(xiàn)負(fù)載電壓的控制。

如果采樣到I1小于0.4 A，則返回原始的控制，將I1穩(wěn)定在0.5 A上，并且向MCU2發(fā)送控制信號(hào)。如果采樣到的I1大于2.6 A，則通知MCU2關(guān)閉PWM信號(hào)，進(jìn)行過(guò)流保護(hù)。MCU1的電流控制策略流程圖如圖5所示。

圖5 MCU1電流控制策略流程圖Fig.5 Flow chart of MCU1 current control strategy

5.2 MCU2的電流控制策略

MCU2通過(guò)采樣電壓的反饋將負(fù)載電壓控制在UO=8±0.4 V上。當(dāng)I2大于2.2 A時(shí)，發(fā)送控制信號(hào)給MCU1，同時(shí)采樣電流，將I2穩(wěn)定在2 A±2%。如果收到MCU1的控制信號(hào)就返回控制電壓的循環(huán)。若收到過(guò)流信號(hào)則關(guān)閉PWM輸出。MCU2的電流控制策略流程圖如圖6所示。

6 系統(tǒng)指標(biāo)測(cè)試與結(jié)果

系統(tǒng)測(cè)試主要是對(duì)系統(tǒng)效率、電流分配性能以及負(fù)載過(guò)流保護(hù)可靠性等指標(biāo)進(jìn)行測(cè)試，測(cè)試電路圖如圖1所示。

1）效率測(cè)試

調(diào)整負(fù)載電阻 RL，當(dāng)負(fù)載功率為額定功率 PO（UO×IO）=32 W時(shí)，測(cè)量供電系統(tǒng)輸入電流IIN、輸入電壓UIN、輸出電流IO和輸出電壓UO，重量測(cè)試3次，測(cè)量數(shù)據(jù)見(jiàn)表1。根據(jù)式2計(jì)算供電系統(tǒng)的效率η：

圖6 MCU2電流控制策略流程圖Fig.6 Flow chart of MCU2 current control strategy

表1 供電系統(tǒng)效率測(cè)試Tab.1 Test of system power efficiency

2）IO=1.0 A 時(shí)，電流 1：1 分配性能測(cè)試

調(diào)整負(fù)載電阻 RL，保持輸出電壓UO=8.0±0.4 V且使輸出電流IO=1.0 A，測(cè)量2個(gè)電源的輸出電流I1和I2，按式3計(jì)算每個(gè)模塊輸出電流的相對(duì)誤差（其中的I1、I2理論值均為0.5 A），重復(fù)測(cè)量3次，測(cè)量及計(jì)算數(shù)據(jù)見(jiàn)表2。

DC/DC模塊輸出電流的相對(duì)誤差為δ：

式（3）中，Iit為測(cè)量值，Ii為理論值。

表2 電流1：1分配性能測(cè)試Tab.2 Test of current distribution performance as 1：1

3）IO=1.5 A 時(shí)，電流 1：2 分配性能測(cè)試

調(diào)整負(fù)載電阻RL，保持輸出電壓UO=8.0±0.4 V且使輸出電流IO=1.5 A，測(cè)量2個(gè)電源的輸出電流 I1和 I2，按式（3）計(jì)算每個(gè)模塊輸出電流的相對(duì)誤差（其中I1的理論值為0.5 A、I2的理論值為1.0 A），重復(fù)測(cè)量3次，測(cè)量及計(jì)算數(shù)據(jù)見(jiàn)表3。

4）輸出電流4.0 A時(shí)，電流1：1分配性能測(cè)試

測(cè)試電路示意圖如圖1所示，調(diào)整負(fù)載電阻RL，保持輸出電壓UO=8.0±0.4 V且使輸出電流IO=4.0 A，測(cè)量2個(gè)電源的輸出電流I1和I2，按式3計(jì)算每個(gè)模塊輸出電流的相對(duì)誤差（其中的I1、I2理論值均為2.0 A），重復(fù)測(cè)量3次，測(cè)量及計(jì)算數(shù)據(jù)見(jiàn)表4。

表3 電流1：2分配性能測(cè)試Tab.3 Test of current distribution performance as 1：2

表4 電流1：1分配性能測(cè)試（IO=4.0 A）Tab.4 Test of current distribution performance as 1：1（IO=4.0 A）

5）負(fù)載短路保護(hù)可靠性測(cè)試

調(diào)整負(fù)載電RL，使輸出電流IO逐漸變大，當(dāng)輸出電流增大到4.5±0.2 A范圍時(shí)，觀察是否啟動(dòng)自動(dòng)保護(hù)，并記錄此時(shí)的輸出電流值。重復(fù)測(cè)量5次，測(cè)量數(shù)據(jù)見(jiàn)表5。

表5 負(fù)載過(guò)流保護(hù)可靠性測(cè)試Tab.5 Overcurrent protection reliability test

7 結(jié) 論

通過(guò)以上測(cè)試數(shù)據(jù)，調(diào)整負(fù)載電阻，兩個(gè)模塊的輸出電流之和為 4 A 范圍內(nèi)實(shí)現(xiàn)按 I1：I2=1：1 和 I1：I2=1：2 模式 自動(dòng)分配電流，其相對(duì)誤差絕對(duì)值不大于2%。系統(tǒng)供電效率η≥70%，實(shí)現(xiàn)負(fù)載短路保護(hù)功能，達(dá)到設(shè)計(jì)要求。隨著電源系統(tǒng)的數(shù)字化及專(zhuān)用微處理器的發(fā)展，可以在本系統(tǒng)的基礎(chǔ)上結(jié)合CAN總線技術(shù)，實(shí)現(xiàn)更多模塊并聯(lián)交流冗余，更好的采用復(fù)雜控制策略，如滑?？刂萍夹g(shù)[6]，提高魯棒性，進(jìn)一步提高系統(tǒng)動(dòng)態(tài)性能。

[1]張占松，蔡宣三.開(kāi)關(guān)電源原理與設(shè)計(jì)[M].北京：電子工業(yè)出版社，2002.

[2]張?zhí)旆?開(kāi)關(guān)電源的并聯(lián)運(yùn)行及其數(shù)字均流技術(shù)[J].淮海工學(xué)院學(xué)報(bào)：自然科學(xué)版，2006，15（1）：29-32.

ZHANG Tian-fang.Digital technique of parallel balanced current in switching power supply[J].Journal of Huaihai Institute of Technology：Natural Sciences Edition，2006，15（1）：29-32.

[3]陳奇，紀(jì)志成.平均電流型并聯(lián)Buck變換器的建模及滑?？刂芠J].江南大學(xué)學(xué)報(bào)：自然科學(xué)版，2009，8（5）：525.

CHEN Qi，JI Zhi-cheng.Modeling and sliding mode control of the average current mode parallel-connected buck converters[J].Journal of Jiangnan University：Natural Science Edition，2009，8（5）：525.

[4]吳祥飛，楊軍.淺談開(kāi)關(guān)電源模塊并聯(lián)供電系統(tǒng)的設(shè)計(jì)[J].電子世界，2012（1）：65-67.

WU Xiang-fei，YANG Jun.On the design of parallel switching power supply system[J].Electronics World，2012（1）：65-67.

[5]張松，任稷林.大功率開(kāi)關(guān)電源并聯(lián)運(yùn)行時(shí)均流電路設(shè)計(jì)[J].空軍雷達(dá)學(xué)院學(xué)報(bào)，2009，（2）：109-112.

ZHANG Song，REN Ji-lin.Design of parallel current equalizer for high switching power supply[J].Journal of Air Force Radar Academy，2009，（2）：109-112.

[6]Jung W K，Hang S C，Bo H C.A novel droop method for converter parallel operation[J].IEEE Transactionon Power Electronics，2002，17（1）：25-31.