1553B總線故障注入測試方法研究

連 盟 李學(xué)鋒

北京航天自動控制研究所，北京 100854

1553B總線故障注入測試方法研究

連 盟 李學(xué)鋒

北京航天自動控制研究所，北京 100854

隨著1553B總線在航空航天領(lǐng)域的廣泛應(yīng)用，對其可靠性、測試性的要求日益迫切。而一般的1553B總線測試均是在傳統(tǒng)方法上的正向測試，即針對輸入的激勵測試輸出的響應(yīng)，因此無法覆蓋到更多在異常狀態(tài)下的測試環(huán)境。為了增大測試覆蓋性，本文將故障注入思想引入到1553B總線測試中，分別對總線物理層、電氣層和協(xié)議層中典型的測試用例進行故障注入的故障模式和實現(xiàn)方法研究，實驗的結(jié)果驗證了故障注入測試方法可以實現(xiàn)預(yù)期的故障目標(biāo)。

1553B總線測試;故障注入;物理層;電氣層;協(xié)議層

二十世紀(jì)90年代以來，1553B總線因其具有高可靠性、實時性好、開放性和容錯性強等優(yōu)點［1］，超出了航空領(lǐng)域方面的應(yīng)用，逐漸深入到人造衛(wèi)星、導(dǎo)彈、運載火箭、航天飛機等有高可靠性要求的系統(tǒng)中，成為一種國際標(biāo)準(zhǔn)。

要保證總線系統(tǒng)的高可靠性，總線測試必不可少。傳統(tǒng)的1553B總線測試有兩種途徑:一是通過各子系統(tǒng)的測試接口及加裝部分傳感器的方法，從底層直接采集數(shù)據(jù)，進行對系統(tǒng)的測試及診斷;二是可直接通過綜合電子系統(tǒng)采集數(shù)據(jù)，把測試系統(tǒng)通過耦合器接入到綜合電子系統(tǒng)，就可以從總線上直接讀取各子系統(tǒng)的數(shù)據(jù)?？偩€測試平臺如美國Condor公司的BusTools-1553測試系統(tǒng)，ALTA公司開發(fā)的AltaRTVal RT Validation Tool和AltaView Bus Analyzer［2］測試系統(tǒng)等均是采用這種方式應(yīng)用于1553B總線測試中的。其中BusTools-1553軟件也有部分的故障注入功能，但僅是局限于仿真BC或RT設(shè)備進行的故障注入，無法進行真實設(shè)備間的故障注入測試。

盡管這種測試方法被眾多測試平臺應(yīng)用，但不夠靈活的故障注入功能使得大部分總線測試仍舊擺脫不了正向測試的模式，針對輸入的激勵，測試輸出的響應(yīng)，而實際總線運行中會面對各種各樣的狀態(tài)及環(huán)境變化，當(dāng)實際運行中的激勵為異常狀態(tài)時，便無法預(yù)料到總線的響應(yīng)和在極端條件下總線數(shù)據(jù)傳輸?shù)哪芰Α榱颂嵘郎y試覆蓋性，本文提出了具有故障注入功能的1553B總線測試方法。文中闡釋了總線故障注入測試方法，分析故障模式，選取幾個典型的測試用例，提出實現(xiàn)方案并進行故障注入的實驗驗證。

1 故障注入測試方法

故障注入是指按照事先選定的故障模型，采用某種策略人為地將故障引入目標(biāo)系統(tǒng)中，通過觀察和分析系統(tǒng)在被注入故障情況下的行為，可以為試驗者提供所需的定性、定量的評價結(jié)果［3］。

故障注入一般有兩種途徑:軟件故障注入和硬件故障注入。軟件故障注入方法采用修改內(nèi)存或者寄存器的內(nèi)容來注入故障［4］，或者采用修改程序?qū)崿F(xiàn)，易于控制，成本低，但不能真實地反映系統(tǒng)實際運行過程中所發(fā)生的硬件故障。硬件故障注入使用物理的方法實現(xiàn)系統(tǒng)的故障注入，是模擬硬件在實際運行過程中發(fā)生的故障。為此我們采用基于硬件的故障注入方法，更真實的模擬總線測試環(huán)境。

本文論述的故障注入測試方法是指在不改變提供激勵源的測試設(shè)備與被測設(shè)備信號的前提下，通過掛接在總線系統(tǒng)中的故障注入單元來進行所需故障模式的配置，改變通信信號，實現(xiàn)在總線設(shè)備正常通信中實時加入各種故障的功能，如圖1。

圖1 故障注入測試結(jié)構(gòu)圖

這種測試方法進行的故障注入并不修改測試設(shè)備與被測設(shè)備的軟硬件，且不改變原總線連接的拓?fù)浣Y(jié)構(gòu)，加裝方便，適合在大多數(shù)總線系統(tǒng)中應(yīng)用。

2 故障注入模式及實現(xiàn)方案

根據(jù)1553B總線的有關(guān)理論和經(jīng)驗，預(yù)計總線測試中將要出現(xiàn)的故障和難點，分析所需的故障模式［5］，總結(jié)出1553B總線故障模式分為3個層面:物理層故障注入，電氣層故障注入和協(xié)議層故障注入。

考慮到系統(tǒng)級總線的掛接設(shè)備多，總線長度長，面臨的環(huán)境復(fù)雜、惡劣，物理層故障模式包括通斷控制、短路控制、串行阻抗控制、并行阻抗控制，用以模擬總線上會出現(xiàn)的各種線路問題;電氣層故障模式包括輸出幅度調(diào)節(jié)、占空比調(diào)節(jié)、上升下降沿調(diào)節(jié)、信號延遲等項目來模擬測試設(shè)備輸出端輸出異常信號的情況;協(xié)議層故障模式包括:命令字、數(shù)據(jù)字、狀態(tài)字奇偶校驗，同步頭反向，數(shù)據(jù)字計數(shù)故障用來驗證1553B總線對不符合協(xié)議的命令字或數(shù)據(jù)字的辨識能力。

為保證故障注入測試及仿真分析系統(tǒng)能夠靈活、快速的對1553B總線進行故障注入，且對總線系統(tǒng)造成的物理損害?。?］，提高故障注入的安全性，測試系統(tǒng)的故障注入單元采用嵌入式故障注入方法。系統(tǒng)采用ARM9處理器，運行VxWorks操作系統(tǒng)，通過100Mbps以太網(wǎng)和工控機進行通信。工控機通過在Windows操作系統(tǒng)中軟件下發(fā)的命令下傳至VxWorks操作系統(tǒng)，再驅(qū)動ARM9處理器轉(zhuǎn)發(fā)給FPGA，F(xiàn)PGA解析命令，執(zhí)行故障注入或數(shù)據(jù)采集。

2.1 物理層故障注入

總線信號由總線端進入故障注入設(shè)備，故障注入設(shè)備中的ADC進行信號的采樣，交由FPGA進行處理，F(xiàn)PGA通過ARM下達的物理層指令控制繼電器矩陣和電阻網(wǎng)絡(luò)，輸出到設(shè)備端，實現(xiàn)1553B總線信號的通斷、短路和阻抗控制的故障模擬，如圖2。

圖2 故障注入物理層的實現(xiàn)框圖

2.2 電氣層故障注入

在電氣層故障注入中，數(shù)據(jù)采集由采樣速率65MSPS，12bit轉(zhuǎn)換精度的 ADC完成，對應(yīng)1Mb/s的1553B傳輸速率，可以算出在1553B總線消息中的每一位要采樣65次，12位AD轉(zhuǎn)換后，最大模擬信號電平值為0xFFF(212-1=4095)，最小模擬信號電平值為0x000，我們將每一位的高、低電平各采樣27個點，中間過渡過程采樣11個點，如圖3。當(dāng)進行電氣層故障注入時，F(xiàn)PGA對需要進行故障注入的數(shù)據(jù)位采集點的電壓值進行修改，再將處理后的數(shù)據(jù)送至高速DAC輸出，形成故障注入后的波形。

圖3 ADC采集總線消息示意圖

例如電氣層中的輸出電壓幅度調(diào)節(jié)可以通過DAC和運算放大器實現(xiàn)的，如圖4所示。只要FPGA端輸出給DAC的數(shù)字信號按比例縮放，輸出的1553B信號的電壓幅度也會按比例縮放，這樣就完成了電壓幅度的調(diào)節(jié)。

圖4 電壓幅度調(diào)節(jié)的實現(xiàn)原理

輸出信號占空比調(diào)節(jié)可以通過故障注入設(shè)備中FPGA控制DAC的輸出來實現(xiàn)。在每一位ADC采集的65個點中，F(xiàn)PGA根據(jù)占空比的設(shè)定條件不同輸出不同個點的0xFFF和0x000給DAC，控制DAC分別產(chǎn)生高電平和低電平，而高低電平過渡段的點數(shù)不變，且仍然持均勻下降的趨勢。DAC輸出的高低電平的寬度不一樣，在1553B信號輸出端產(chǎn)生的1553B信號的占空比也不一樣，0xFFF和0x000的點數(shù)比例決定了每一位占空比的比值，如圖5。

圖5 占空比故障模式的實現(xiàn)原理

輸出信號的延遲可以通過對ADC采樣數(shù)據(jù)進行緩存的方式來實現(xiàn)。當(dāng)FPGA收到信號延遲故障注入命令以后，啟動延時定時器，同時將采樣數(shù)據(jù)存儲到先進先出的FIFO中，定時器達到闕值，數(shù)據(jù)開始從FIFO的另一端輸出至DAC，由DAC恢復(fù)波形，這樣就實現(xiàn)了總線信號的延遲，如圖6。

圖6 總線延遲故障模式的實現(xiàn)原理

2.3 協(xié)議層故障注入

協(xié)議層故障注入的實現(xiàn)基于1553B總線協(xié)議，通過判斷ADC采樣數(shù)據(jù)的大小和持續(xù)時間來實現(xiàn)，由于同步頭位占1個半比特位，明顯比消息位和奇偶校驗位寬，因此可判斷出同步頭位，包括命令字的同步位和數(shù)據(jù)字的同步位，進而判斷出之后的消息位和奇偶校驗位，從而實現(xiàn)整個1553B總線上傳輸數(shù)據(jù)的解析。解析出數(shù)據(jù)后，即可根據(jù)用戶設(shè)置的故障注入條件，對解析出的數(shù)據(jù)注入響應(yīng)的故障，并經(jīng)過DAC產(chǎn)生出注入故障后的波形。

例如在命令字奇偶校驗故障中，F(xiàn)PGA先判斷出消息的同步頭位，分析ADC采集到的同步頭是否為由高到低的命令字同步頭，再向后16位到達奇偶校驗位，將奇偶校驗位上的65個采集點的數(shù)據(jù)全部反轉(zhuǎn)，即變0xfff為0x000，變0x000為0xFFF，中間過渡段的數(shù)值由0xFFF減去當(dāng)前點的數(shù)值即可得到，再由DAC輸出，最終達到改變奇偶校驗位，實現(xiàn)命令字奇偶校驗故障的注入。

3 實驗驗證

通過以上故障注入測試方法的研究，故障模式的需求分析以及探索故障注入的實現(xiàn)方案，搭建起了一套故障注入測試平臺，并在其中加入了示波器來檢測故障注入前后的波形，以便進行故障注入的實驗驗證，如圖7。

圖7 故障注入系統(tǒng)實驗驗證平臺示意圖

實驗中將故障注入單元中對應(yīng)的故障模式執(zhí)行后，用示波器測量故障注入單元的輸出端，可得到經(jīng)故障注入單元注入故障后的波形。當(dāng)故障注入設(shè)備不加入故障時，監(jiān)測到的波形便是正常的波形。

3.1 電壓幅度調(diào)節(jié)

示波器顯示的波形如圖8，電壓幅度的峰峰值從6.0V經(jīng)過3.8V逐漸降到了1V左右，實現(xiàn)了電壓幅度調(diào)節(jié)的故障注入功能。

根據(jù)GJB5186.1的規(guī)定，遠程終端RT的輸入電壓在0.86～6V時，RT響應(yīng)CS(凈狀態(tài))，0.86V以下，RT響應(yīng)CS或NR。在故障注入測試中，當(dāng)電壓幅度調(diào)制到1V左右時，RT還能夠正常響應(yīng)。但當(dāng)電壓幅度再向下調(diào)節(jié)時，示波器不能再抓取到波形，表明總線信號中斷，RT將不會響應(yīng)，滿足國軍標(biāo)的要求，體現(xiàn)了總線系統(tǒng)的安全可靠。

3.2 占空比調(diào)節(jié)

這一項測試使用故障注入單元調(diào)制信號波形中每一位的占空比值。正常波形占空比為5:5，調(diào)制后改變?yōu)?:4和7:3，如圖9。

圖9 占空比5:5，6:4，7:3波形對比

通過示波器的x軸測量，可以測出在占空比6:4波形下，高電平時間約為420ns，低電平時間約為270ns，高低電平持續(xù)時間比值為1.56，接近于6:4的占空比值;在占空比7:3的情況下，高電平時間約為490ns，低電平時間約為200ns，高低電平持續(xù)時間比值為2.45，接近于7:3的占空比值，完成了占空比的故障注入。

3.3 命令字同步頭反向故障

實驗中由測試設(shè)備發(fā)送一條帶一個命令字和一個數(shù)據(jù)字的消息，命令字為0x0821。

由圖10可以看到命令字的同步頭已經(jīng)由正常的先高后低變?yōu)榱讼鹊秃蟾?，完成了命令字同步頭反向故障的實現(xiàn)。

圖10 正常波形與命令字同步頭反向波形對比

將故障注入單元輸出端與被測設(shè)備相連后，使用BusTools軟件觀察RT對于此錯誤指令的響應(yīng)，會發(fā)現(xiàn)產(chǎn)生IS(Inverted Sync，同步頭反向錯誤)，也驗證了該故障注入的實現(xiàn)。

4 結(jié)論

本文研究的1553B總線故障注入測試方法，能夠克服以往傳統(tǒng)總線測試中測試覆蓋性不全的缺陷，盡可能全面的覆蓋1553B總線出現(xiàn)的各種故障模式。文中通過對故障注入測試方法、故障模式、故障實現(xiàn)、拓?fù)浣Y(jié)構(gòu)的論述，論證了此方法應(yīng)用于1553B總線測試的可行性與實用性。又通過實驗驗證了故障后的波形結(jié)果，符合故障注入的預(yù)期。

基于本文提出的故障注入測試方法可以實現(xiàn)大部分物理層、電氣層和協(xié)議層的故障模擬。這種嵌入式的故障注入方法使得系統(tǒng)具有良好的擴展性，以便對新加入的故障模式進行實現(xiàn)，不斷完善1553B總線的測試覆蓋性，確?？偩€安全可靠運行。

［1］楊冬健，王紅，劉金甫.航空設(shè)備的測試性設(shè)計和驗證技術(shù)概術(shù)［J］.測控技術(shù)，2006，25(10):1-5.(YANG Dong jian，WANG Hong，LIU Jinfu.Design-for-Testability and Validation Technology of Aeronautic Equipment［J］.Measurement＆ Control Technology，2006，25(10):1-5.)

［2］徐惠民.基于VxWorks的嵌入式系統(tǒng)及實驗［M］.北京:人民郵電出版社，2006，126-128.

［3］Stott D T，Ries G，Hsueh M c，Iyer R K.Dependability A-nalysis of a High-Speed Network Using Software-Implemented Fault Injection and Simulated Fault Injection［J］.Information Systems Frontiers，1998(01):78-82.

［4］杜明波，曾慶華.總線型導(dǎo)彈控制系統(tǒng)故障診斷仿真平臺研究［J］.航空計算技術(shù)，2008(1):101-104.(DU Mingbo，ZENG Qinghua.Study of Fault Diagnosis Simulating Platform of Missile Control System Based on the Bus［J］.Aeronautical Computing Technique，2008(1):101-104.)

［5］孫峻朝，王建瑩，楊孝宗.故障注入方法與工具的研究現(xiàn)狀［J］.宇航學(xué)報，2001(1):99-104.(SUN Junchao，WANG Jianying，YANG Xiaozong.The Present Situation for Research of Fault Injection Methodology and Tools［J］.Journal of Astronautics，2001(1):99-104.)

The Design and Research of Fault Injection on 1553B Bus

LIAN Meng LI Xuefeng
Beijing Aerospace Automatic Control Institute，Beijing 100854，China

With the comprehensive application of1553Bin aviation and aerospace fields，it is much more critical in the requirements of testability and reliability nowadays．In general，the test of1553Bbus is based on traditional methods，which tests the response of output according to the input．Therefore，it is impossible to cover all kinds of the test environments of abnormal situations．In order to extend test coverage，the fault injection theory is applied to the test of1553Bbus，and the research fault mode and implementation methods of fault injection are implemented in typical cases of physical layer，electrical layer and protocol layer separately．The result of experiment shows that the anticipated goals can be achieved by using the method of fault injection．

1553Bbus testing;Fault injection;Physical layer;Electrical layer;Protocol layer

TP336;TP206+.1

A

1006-3242(2012)02-0084-05

2011-11-24

連 盟(1986-)，男，北京人，碩士研究生，主要研究方向為導(dǎo)航、制導(dǎo)與控制;李學(xué)鋒(1966-)，男，成都人，研究員，博士生導(dǎo)師，主要研究方向為導(dǎo)航、制導(dǎo)與控制。