基于FPGA多通道高速數(shù)據(jù)采集存儲(chǔ)器設(shè)計(jì)

郭 錚，劉文怡，馮 妮

(中北大學(xué)a.儀器科學(xué)與動(dòng)態(tài)測(cè)試教育部重點(diǎn)實(shí)驗(yàn)室;b.電子測(cè)試技術(shù)重點(diǎn)實(shí)驗(yàn)室，山西 太原 030051)

在航空航天領(lǐng)域，遙測(cè)存儲(chǔ)系統(tǒng)在飛行試驗(yàn)中起著極其重要的作用，而其各個(gè)子系統(tǒng)在記錄飛行器飛行過程中各參數(shù)狀態(tài)方面也扮演著重要角色。目前飛行器試驗(yàn)測(cè)試的完成大多是利用無線電遙測(cè)，但在某些特定的環(huán)境下會(huì)影響電波的發(fā)射使信號(hào)受到屏蔽，在這些情況下就需要采取某些輔助措施，而數(shù)據(jù)記錄器恰好彌補(bǔ)了上述缺點(diǎn)［1］。數(shù)據(jù)存儲(chǔ)器作為測(cè)試存儲(chǔ)系統(tǒng)的核心部件具有體積功耗小、抗沖擊能力強(qiáng)、測(cè)量精度高、抗干擾能力強(qiáng)等特點(diǎn)，特別適用于飛行器上記錄各狀態(tài)的動(dòng)態(tài)參數(shù)，它能夠完整地記錄飛行器從起飛或發(fā)射到落地間的完整數(shù)據(jù)，待試驗(yàn)結(jié)束通過回收數(shù)據(jù)存儲(chǔ)器，將數(shù)據(jù)讀出，此測(cè)試方法記錄完整，具有較高的可靠性［2］。

當(dāng)今半導(dǎo)體技術(shù)迅速發(fā)展，使大容量高速存儲(chǔ)技術(shù)得到長(zhǎng)足進(jìn)步，加之可編程邏輯器件的高度集成化以及較強(qiáng)的時(shí)序控制能力，使采集存儲(chǔ)高速數(shù)據(jù)成為可能［3］。本文依靠現(xiàn)有技術(shù)，設(shè)計(jì)一種高速、大容量、高可靠性的數(shù)據(jù)存儲(chǔ)器，該系統(tǒng)的優(yōu)點(diǎn)是具有良好的邏輯控制能力。

1 系統(tǒng)總體設(shè)計(jì)

設(shè)計(jì)以FPGA作為主控單元，主要完成對(duì)1路PCM碼流及2路音頻信號(hào)、2路圖像信號(hào)進(jìn)行采集和存儲(chǔ)。數(shù)據(jù)分別采用RS－422接口及異步串行接口傳輸，數(shù)據(jù)流消失，存儲(chǔ)器停止記錄，其工作狀態(tài)是以數(shù)據(jù)形式記錄。采集的數(shù)據(jù)分別存儲(chǔ)于2片容量為1 Gbyte的K9K8G08U0A的固態(tài)Flash中。在設(shè)計(jì)中，以數(shù)據(jù)存儲(chǔ)器為主體，配合地面測(cè)試臺(tái)，以及上位機(jī)軟件完成閉環(huán)自檢試驗(yàn)。通過上位機(jī)發(fā)送不同的指令，分別完成實(shí)時(shí)監(jiān)測(cè)、遠(yuǎn)程讀數(shù)、數(shù)據(jù)存儲(chǔ)及分析?？傮w框架如圖1所示。

圖1 系統(tǒng)總體框圖

其中，數(shù)據(jù)存儲(chǔ)命令采用開關(guān)方式的硬啟動(dòng)信號(hào)，在硬啟動(dòng)開關(guān)斷開的情況下，采用在線軟控制模式，通過測(cè)試臺(tái)發(fā)送存儲(chǔ)模塊的實(shí)時(shí)監(jiān)測(cè)以及遠(yuǎn)程讀數(shù)的軟啟動(dòng)命令。軟啟動(dòng)命令由上位機(jī)軟件控制，硬啟動(dòng)由地面測(cè)試臺(tái)開關(guān)控制，且硬啟動(dòng)信號(hào)具有最高優(yōu)先級(jí)，當(dāng)硬啟動(dòng)命令發(fā)出時(shí)，存儲(chǔ)器停止一切當(dāng)前工作，轉(zhuǎn)入執(zhí)行數(shù)據(jù)存儲(chǔ)工作模式。

2 硬件電路設(shè)計(jì)

2.1 PCM碼調(diào)解電路設(shè)計(jì)

PCM碼即脈沖編碼調(diào)制是遙測(cè)系統(tǒng)將從傳感器接收到的模擬信號(hào)經(jīng)過編碼、量化、抽樣這3種方法轉(zhuǎn)換為數(shù)字信號(hào)的過程。本設(shè)計(jì)收到系統(tǒng)發(fā)送的數(shù)據(jù)流是由碼同步信號(hào)和PCM碼組成，PCM碼是每字節(jié)8位的串行數(shù)據(jù)。其具體的幀格式如圖2所示。

圖2 PCM幀格式圖

PCM碼調(diào)節(jié)電路的工作原理是:PCM碼數(shù)據(jù)首先經(jīng)過RS－422接口芯片DS26C32接收，接口匹配電阻選用100 Ω，進(jìn)行電平轉(zhuǎn)換。將RS－422電平轉(zhuǎn)換為CMOS電平，經(jīng)過電平轉(zhuǎn)換后的PCM碼再經(jīng)過軟件高頻消抖［4］。最后，PCM數(shù)據(jù)在碼同步信號(hào)的作用下，數(shù)據(jù)存儲(chǔ)器采用下降沿接收數(shù)據(jù)，將串行數(shù)據(jù)轉(zhuǎn)換為8位一組的并行數(shù)據(jù)進(jìn)入FPGA，再在主控FPGA的控制下，與接收的其余4路模擬信號(hào)混合編幀，分別寫入FIFO中。由于采集的數(shù)據(jù)碼率比較大，而存儲(chǔ)器選用的FPGA芯片XC2S100內(nèi)部FIFO無法滿足其容量要求，故選取32 kbyte×9的外部FIFO，IDT7207作為數(shù)據(jù)緩存區(qū)。FPGA再根據(jù)非空即讀的原理，將寫入FIFO中的數(shù)據(jù)讀出，分別寫入2片F(xiàn)lash芯片中。

2.2 模擬信號(hào)采編單元電路設(shè)計(jì)

采編單元主要完成對(duì)2路音頻信號(hào)、2路圖像信號(hào)的采集編幀。4路模擬量在進(jìn)入FPGA前，首先要進(jìn)行信號(hào)調(diào)理，調(diào)理芯片采用AD824，該芯片的特點(diǎn)是響應(yīng)快、帶寬高，信號(hào)輸入端需接入高阻值電阻，防止電流過大損壞運(yùn)放［5］。經(jīng)過調(diào)理的信號(hào)穩(wěn)定后，啟動(dòng)A/D轉(zhuǎn)換。A/D轉(zhuǎn)換芯片是模擬量采編單元的核心部件，需要具有低功耗、高精度、工作溫度范圍廣等特點(diǎn)。本設(shè)計(jì)根據(jù)實(shí)際任務(wù)采樣頻率的要求，采用AD8401芯片，采集電路如圖3所示。其中，在硬件設(shè)計(jì)時(shí)芯片供電引腳加入了濾波電容，模擬量輸入信號(hào)加入了高頻去耦電容。

圖3 模擬量采集電路設(shè)計(jì)

2.3 Flash存儲(chǔ)單元設(shè)計(jì)

目前，非易失性存儲(chǔ)介質(zhì)有 RAM，EEPROM，F(xiàn)lash等。針對(duì)本設(shè)計(jì)的任務(wù)要求，選用三星公司的K9K8G08U0A芯片，并采用雙Flash并行存儲(chǔ)電路，即2塊Flash芯片在主控FPGA的作用下，并行處理數(shù)據(jù)，分別寫入Flash芯片中。這樣可以保住存儲(chǔ)數(shù)據(jù)完整地記錄下來，具有雙保險(xiǎn)的意義。K9K8G08U0A芯片共有8448 Mbit，按塊劃分為8192 block，1塊有64頁(yè)，1頁(yè)有(2 k+64)byte。典型的頁(yè)編程時(shí)間為200 μs，典型塊擦除時(shí)間為1.5 ms［6］。本設(shè)計(jì)Flash的讀寫操作按頁(yè)進(jìn)行，擦除操作按塊進(jìn)行。當(dāng)Flash中數(shù)據(jù)存滿后，會(huì)采取自斷電保護(hù)，F(xiàn)PGA通過給CMOS器件IDF7404高低電平控制Flash的通斷電，這樣會(huì)保證記錄的有效數(shù)據(jù)不會(huì)因誤操作而使原有數(shù)據(jù)被覆蓋。

另外，F(xiàn)lash的保護(hù)也是設(shè)計(jì)重點(diǎn)，本設(shè)計(jì)Flash采用單獨(dú)電路板，其間用高溫導(dǎo)線與數(shù)據(jù)采集板相連，這樣做可以單獨(dú)保護(hù)Flash電路。它的防護(hù)采用雙層嵌套保護(hù)。首先將Flash板放于桶A中，桶內(nèi)灌封聚氨酯保護(hù)，僅留出備用讀數(shù)口(僅在回收讀取數(shù)據(jù)使用)，再將桶A置于桶B中，其間采用毛氈防護(hù)，這樣可以使Flash板有較高的抗沖擊抗過載能力，待試驗(yàn)結(jié)束，通過硬回收存儲(chǔ)器，從備用讀數(shù)口將采集的數(shù)據(jù)讀出。Flash硬件電路設(shè)計(jì)如圖4所示。

圖4 Flash硬件電路設(shè)計(jì)

3 關(guān)鍵技術(shù)研究

在以往的設(shè)計(jì)中，大多采用模數(shù)獨(dú)立編幀，分別存儲(chǔ)于不同的Flash中，此種設(shè)計(jì)雖然方便簡(jiǎn)單，但切換Flash存儲(chǔ)，串?dāng)_、丟數(shù)、誤碼情況嚴(yán)重。所以，在本設(shè)計(jì)中采用模數(shù)混合編幀的方法，即分別在模擬量、數(shù)字量數(shù)據(jù)中添加不同的幀頭、幀尾及幀計(jì)數(shù)。數(shù)字量幀頭幀尾分別為0xEB，0x90，模擬量幀頭幀尾分別為0x14，0x6F。取251個(gè)字節(jié)，加入各自幀頭幀尾及3個(gè)字節(jié)的幀計(jì)數(shù)，然后數(shù)據(jù)分別寫入緩沖FIFO內(nèi)。FPGA根據(jù)非空即讀的原則，讀取FIFO中數(shù)據(jù)，進(jìn)行存儲(chǔ)。由于設(shè)計(jì)中采用的是大容量FIFO，所以，不會(huì)出現(xiàn)丟數(shù)的情況。待數(shù)據(jù)存儲(chǔ)完畢后，上位機(jī)根據(jù)不同的幀頭、幀尾，將數(shù)據(jù)解包，分別處理、分析。幀結(jié)構(gòu)如圖5所示。

圖5 幀結(jié)構(gòu)分析

4 系統(tǒng)的閉環(huán)自檢

系統(tǒng)閉環(huán)自檢，就是模擬實(shí)時(shí)的工作環(huán)境，數(shù)據(jù)存儲(chǔ)器配合地面測(cè)試臺(tái)和計(jì)算機(jī)對(duì)其完成系統(tǒng)的功能測(cè)試。地面測(cè)試臺(tái)接收上位機(jī)命令模擬信號(hào)源發(fā)送數(shù)據(jù)給存儲(chǔ)器，數(shù)據(jù)存儲(chǔ)器再響應(yīng)上位機(jī)命令，對(duì)測(cè)試臺(tái)發(fā)送的數(shù)據(jù)進(jìn)行解碼、編幀，再將數(shù)據(jù)存儲(chǔ)到雙Flash中，同時(shí)通過實(shí)時(shí)監(jiān)測(cè)SRAM將存儲(chǔ)數(shù)據(jù)片段在計(jì)算機(jī)上顯示。數(shù)據(jù)存儲(chǔ)完畢，再通過遠(yuǎn)程讀數(shù)將存儲(chǔ)數(shù)據(jù)讀出分析。這樣的一系列操作就完成了對(duì)數(shù)據(jù)存儲(chǔ)器的閉環(huán)自檢。圖6是根據(jù)試驗(yàn)的要求，由上位機(jī)發(fā)送命令，地面測(cè)試臺(tái)發(fā)送自檢數(shù)據(jù)，在計(jì)算機(jī)終端顯示的實(shí)時(shí)監(jiān)測(cè)結(jié)果。

圖6 實(shí)時(shí)監(jiān)測(cè)畫面(截圖)

5 結(jié)束語

本設(shè)計(jì)采用2片F(xiàn)lash存儲(chǔ)芯片，對(duì)試驗(yàn)數(shù)據(jù)進(jìn)行備份存儲(chǔ)。相比于單機(jī)存儲(chǔ)，可靠性更高，并結(jié)合相關(guān)的存儲(chǔ)器防護(hù)設(shè)計(jì)，保證存儲(chǔ)器數(shù)據(jù)在硬回收過程中被完整保護(hù)。本設(shè)計(jì)已在相關(guān)項(xiàng)目中得到應(yīng)用，工作性能良好，具有一定的參考價(jià)值。

［1］劉攀，王紅亮，孟令軍.基于FPGA的數(shù)字圖像采集存儲(chǔ)系統(tǒng)的設(shè)計(jì)［J］. 電視技術(shù)，2010，34(6):33－34.

［2］朱維寶，孫波，李砥擎.航天器綜合測(cè)試系統(tǒng)設(shè)計(jì)［J］.計(jì)算機(jī)測(cè)量與控制，2009(8):1457－1459.

［3］郭虎峰，張會(huì)新，馮長(zhǎng)磊.彈載數(shù)據(jù)記錄器性能的優(yōu)化設(shè)計(jì)與實(shí)現(xiàn)［J］. 計(jì)算機(jī)測(cè)量與控制，2011，19(1):108－110.

［4］張文棟.存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)理論及其應(yīng)用［M］.北京:高等教育出版社，2002.

［5］甄國(guó)涌，林華亮.串行PCM碼流解碼電路設(shè)計(jì)與應(yīng)用［J］.航空計(jì)算技術(shù)，2005，35(1):79－81.

［6］閻石.數(shù)字電子技術(shù)基礎(chǔ)［M］.北京:高等教育出版社，2006.