VW550多路圖像集成顯示系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

陸小鋒，王卓磊，陸亨立，郭眾磊

(上海大學(xué)通信與信息工程學(xué)院，上海 200072)

大尺寸、高分辨力、效果多樣的屏幕顯示技術(shù)在科學(xué)研究、交通指揮、展示、娛樂等方面得到了廣泛應(yīng)用。實(shí)現(xiàn)更大尺寸、更高分辨力、更多特效的一個(gè)有效方法就是將多臺(tái)成像設(shè)備(DLP或LCD屏幕)拼接起來形成一個(gè)邏輯上統(tǒng)一的超大屏幕顯示系統(tǒng)。多個(gè)LCD或者DLP屏幕拼接完成的超大尺寸顯示系統(tǒng)與常規(guī)的單屏幕顯示系統(tǒng)相比，能夠?qū)⒂脩粜枨蟮母嘁曨l信息、交互信息進(jìn)行同步顯示與操作，滿足不同用戶對(duì)于可視內(nèi)容多而全的需求，從空間上擴(kuò)展了顯示分辨力。目前大屏幕拼接系統(tǒng)已經(jīng)逐步在電力系統(tǒng)、會(huì)展系統(tǒng)、交通系統(tǒng)等方面有廣泛應(yīng)用［1－3］。專業(yè)拼接型大屏幕系統(tǒng)的核心硬件組件便是多路、多制式視頻圖像集成處理顯示系統(tǒng)。

本文介紹的VW550多路圖像集成顯示處理系統(tǒng)由4塊主控板卡(Main Card)、1塊視頻矩陣板卡(Video Matrix)和1塊VGA矩陣板卡(VGA Matrix)組成，全部通過PCI總線實(shí)現(xiàn)數(shù)據(jù)連接和信號(hào)控制，在后臺(tái)計(jì)算機(jī)的控制下完成了多路圖像在2×2拼接屏幕上的圖像信號(hào)實(shí)時(shí)顯示，并能夠?qū)崿F(xiàn)畫中畫、疊加、移動(dòng)、圖像切換等特效功能。系統(tǒng)硬件設(shè)計(jì)特別是控制器主要基于Altera公司的FPGA與CPLD實(shí)現(xiàn)，采用了靈活的SoPC技術(shù)，具有很好的系統(tǒng)可擴(kuò)展性和剪裁性，系統(tǒng)功能調(diào)整方便，降低了開發(fā)成本［4－5］。

1 多路圖像集成顯示系統(tǒng)總體設(shè)計(jì)

多路圖像集成顯示系統(tǒng)主要由Main Card，Video Matrix和VGA Matrix這3類硬件板卡組成。圖1所示為系統(tǒng)總體設(shè)計(jì)框圖。

16路CVBS視頻信號(hào)或8路S－Video視頻信號(hào)經(jīng)由Video Matrix按用戶設(shè)定要求分配給后端的Main Card，系統(tǒng)支持PAL與NTSC制式視頻格式，每塊Main Card可獲取其中任意4路CVBS或2路S－Video。同時(shí)，4路VGA信號(hào)通過VGA Matrix，其中每塊Main Card可以獲取其中任意2路VGA信號(hào)。Main Card支持同時(shí)處理4路CVBS(或2路S－Video)和2路VGA信號(hào)，通過DVI接口輸出到單屏分辨力為1400×1050的DLP投影屏幕組成的2×2大屏拼接墻。通過后臺(tái)計(jì)算機(jī)控制軟件，支持用戶通過簡(jiǎn)單操作透明的完成Video和VGA信號(hào)切換、圖像的跨屏顯示、畫中畫、畫面的亮度調(diào)節(jié)、對(duì)比度調(diào)節(jié)等特效與控制功能。

圖1 多路圖像集成顯示處理系統(tǒng)總體設(shè)計(jì)框圖

2 多路圖像集成顯示處理系統(tǒng)主要模塊設(shè)計(jì)與實(shí)現(xiàn)

2.1 Main Card 軟硬件設(shè)計(jì)

Main Card主要由視頻ADC與視頻處理模塊、VGA ADC與VGA處理模塊、PCI總線適配模塊、系統(tǒng)整體邏輯主控制模塊和圖像輸出模塊等硬件模塊。各模塊硬件連接框圖如圖2所示。

圖2 Main Card硬件模塊連接圖

2.1.1 視頻ADC與視頻處理模塊設(shè)計(jì)

視頻ADC模塊采用Philips公司的SAA7114，由整體邏輯主控制模塊通過I2C方式控制，完成將輸入的模擬視頻信號(hào)數(shù)字化，解碼后傳送給后端的視頻處理模塊。在本系統(tǒng)中，通過I2C配置使得SAA7114輸出16位YUV數(shù)字視頻信號(hào)。

視頻處理模塊從視頻ADC模塊接收數(shù)字化YUV信號(hào)后進(jìn)行隔逐行變換、幀頻提升等處理，因此對(duì)數(shù)字YUV信號(hào)進(jìn)行緩存。由于多路輸入視頻信號(hào)是異步采集，在后端屏幕上同時(shí)顯示時(shí)需要完成輸出場(chǎng)頻同步的操作，為了節(jié)省大量的SDRAM存儲(chǔ)器及其帶來的PCB布板困難，本設(shè)計(jì)中沒有采用傳統(tǒng)的多片SDRAM輪換讀寫方案。如圖3所示，在本系統(tǒng)中，對(duì)每路輸入的獨(dú)立異步視頻信號(hào)首先輸入由1片CPLD控制的FIFO緩存，通過慢寫快讀模式，能夠保證多路異步視頻的同步讀入后續(xù)由FPGA控制的3片并聯(lián)SDRAM中，進(jìn)行包括隔逐行變換、幀頻提升、圖像插值運(yùn)算等操作。

圖3 視頻處理模塊信號(hào)框圖

2.1.2 VGA ADC與VGA處理模塊設(shè)計(jì)

VGA信號(hào)ADC模塊電路核心芯片是AD公司的AD9884A。AD9884A是8位RGB模數(shù)轉(zhuǎn)換集成芯片。它具有140 Msymbol/s(兆字符/秒)和500 Hz全功率的模擬帶寬，能夠支持1280×1024(SXGA)分辨力和75 Hz刷新率。輸出信號(hào) DR［7:0］、DG［7:0］、DB［7:0］是數(shù)字化的24 bit RGB分量，連同模數(shù)轉(zhuǎn)換后的同步信號(hào)plsg(像素時(shí)鐘)、hsg(行同步)一起傳遞到VGA處理模塊。

VGA處理模塊視頻處理模塊對(duì)數(shù)字化RGB信號(hào)進(jìn)行插值運(yùn)算、窗口“游動(dòng)”等處理。因此對(duì)數(shù)字RGB信號(hào)也需緩存。本設(shè)計(jì)中每路VGA處理模塊都采用1片F(xiàn)PGA與3片SDRAM組成處理核心。由于輸入的模擬VGA是場(chǎng)頻為75 Hz的逐行信號(hào)，因此無須幀頻提升與隔逐行變換。對(duì)于輸入的2路VGA信號(hào)不同步的問題，通過3片SDRAM的輪換讀寫操作實(shí)現(xiàn)同步化操作。SDRAM單片容量為128 Mbit，對(duì)于1400×1050的VGA信號(hào)，可以存放3幀圖像;每片SDRAM都有3個(gè)狀態(tài)Write，Wait和Read，對(duì)于某一路VGA處理，根據(jù)其獨(dú)立同步信號(hào)寫入SDRAM，讀出數(shù)據(jù)則要根據(jù)基準(zhǔn)同步信號(hào)輸出;經(jīng)過實(shí)驗(yàn)測(cè)試，在寫和讀狀態(tài)中加入特定等待狀態(tài)，可使2路VGA實(shí)現(xiàn)在異步輸入前提下同步讀出。

2.1.3 PCI總線適配模塊設(shè)計(jì)

PCI總線適配模塊主要完成后臺(tái)計(jì)算機(jī)控制指令與多路集成顯示處理板卡之間的控制指令通信橋接，整體邏輯主控制模塊中FPGA硬件描述語(yǔ)言編程實(shí)現(xiàn)了PCI從模式的數(shù)據(jù)協(xié)議，節(jié)省了專用ASIC，降低了硬件開發(fā)成本。PCI總線適配器完全基于硬件描述語(yǔ)言通過狀態(tài)機(jī)進(jìn)行模塊式設(shè)計(jì)。

2.1.4 系統(tǒng)邏輯主控制模塊設(shè)計(jì)

系統(tǒng)邏輯主控制模塊設(shè)計(jì)功能主要包括PCI協(xié)議適配以及根據(jù)PCI協(xié)議指令進(jìn)行系統(tǒng)多種功能控制。其中PCI協(xié)議適配、視頻與VGA的輸出SDRAM多片輪換控制及系統(tǒng)同步邏輯控制完全采用硬件描述語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)，系統(tǒng)功能控制采用在Altera FPGA中植入NiosII軟核的方式通過軟件實(shí)現(xiàn)。NiosII軟核處理器豐富的外設(shè)接口時(shí)可以通過用戶自己的需求來進(jìn)行添加或刪除，對(duì)于系統(tǒng)擴(kuò)展性和成本控制都有益處。

多路圖像顯示處理板卡從PCI總線上獲得指令數(shù)據(jù)后，通過PCI總線適配模塊處理后將數(shù)據(jù)放入片上FIFO，供NiosII處理器使用，而NiosII處理器通過自定義的片上數(shù)據(jù)總線來控制Main Processor中其他的模塊以及多路圖像顯示卡上其他的模塊。圖4為NiosII微處理器中的程序執(zhí)行流程，表1為NiosII微處理器解碼PCI協(xié)議指令定義。

圖4 主控制模塊中NiosII軟核主程序流程

表1 NiosII軟核解碼PCI協(xié)議指令定義

2.1.5 圖像輸出模塊設(shè)計(jì)

本系統(tǒng)設(shè)計(jì)中視頻輸出格式支持VGA與DVI用戶自選。圖像輸出模塊中輸出VGA模擬視頻信號(hào)的芯片采用AD公司的ADV7197，支持3路兼容TTL輸入的高速視頻數(shù)字/模擬轉(zhuǎn)換器，3個(gè)獨(dú)立的10比特?cái)?shù)據(jù)輸入端口，可接收4∶4∶410 bit YCrCb 或 RGB 信號(hào)，或者4∶2∶210 bit YCrCb信號(hào);輸出DVI差分?jǐn)?shù)字信號(hào)的芯片采用是TI公司的TFP410，支持從VGA到UXGA的分辨力(25 MHz到165 MHz的像素率)，有12位雙邊和24位單邊2種輸入模式。ADV7197與TFP410由整體邏輯主控制模塊通過I2C方式控制。

2.2 Video Matrix軟硬件設(shè)計(jì)

Video Matrix由視頻矩陣模塊和PCI總線適配模塊組成。其中視頻矩陣模塊使用的是AD公司的AD8113，可以進(jìn)行16×16的視頻矩陣切換，通過并行或串行方式配置AD8113中的寄存器便可將16路輸入的視頻信號(hào)的任意一路輸出到16路輸出端口的任意一個(gè)，而完成對(duì)AD8113中的寄存器的配置以及修改是靠PCI總線適配模塊來完成的，它的任務(wù)就是將PCI總線上傳輸過來的命令通過譯碼后去配置或更改AD8113寄存器。硬件與信號(hào)流程圖如圖5所示。

圖5 視頻矩陣板卡硬件與信號(hào)流程圖

2.3 VGA Matrix軟硬件設(shè)計(jì)

VGA Matrix的構(gòu)成類似Video Matrix，由VGA矩陣模塊和PCI總線適配模塊組成，VGA Matrix中使用了3片AD8114分別對(duì)R，G，B這3個(gè)分量及每路的同步信號(hào)進(jìn)行矩陣切換。圖6為 VGA矩陣硬件與信號(hào)流程圖。

圖6 VGA矩陣板卡硬件與信號(hào)流程圖

3 后臺(tái)計(jì)算機(jī)PCI板卡WDM驅(qū)動(dòng)程序設(shè)計(jì)與實(shí)現(xiàn)

要實(shí)現(xiàn)4塊Main Card、1塊Video Matrix和1塊VGA Matrix插到計(jì)算機(jī)中通過上層用戶軟件對(duì)其進(jìn)行控制，首先操作系統(tǒng)能夠識(shí)別出這些板卡，需要編寫WDM驅(qū)動(dòng)程序。WDM分層驅(qū)動(dòng)模型如圖7所示。FDO表示功能設(shè)備對(duì)象，PDO表示物理設(shè)備對(duì)象。分層模型中PCI總線驅(qū)動(dòng)程序與過濾驅(qū)動(dòng)程序?yàn)橄到y(tǒng)自帶，其中的功能驅(qū)動(dòng)程序?yàn)樽孕性O(shè)計(jì)［6－8］。

圖7 WDM分層模型

本系統(tǒng)設(shè)計(jì)中選用DriverStudio+DDK的方法來編寫PCI總線驅(qū)動(dòng)程序，通過使用DriverStudio的生成向?qū)Э梢缘牡絇CI驅(qū)動(dòng)的一個(gè)框架，通過DriverStudio定義的類函數(shù)，可以調(diào)用它們來完成用戶需求的驅(qū)動(dòng)程序。如圖8所示，用戶軟件不是直接調(diào)用Win32 API函數(shù)來實(shí)現(xiàn)與驅(qū)動(dòng)程序通信的，而是加了一層自定義函數(shù)庫(kù)作為隔離。自定義函數(shù)庫(kù)的本質(zhì)是動(dòng)態(tài)鏈接庫(kù)，在里面對(duì)驅(qū)動(dòng)的調(diào)用進(jìn)行封裝，可使編寫上層軟件的人員避免直接調(diào)用出錯(cuò)時(shí)產(chǎn)生的保護(hù)模式錯(cuò)誤或者系統(tǒng)崩潰，同時(shí)也使上層軟件編寫人員無須了解底層硬件運(yùn)作原理。

在自定義函數(shù)庫(kù)中對(duì)VW550中Main Card，Video Matrix和VGA Matrix的各種操作進(jìn)行封裝，例如對(duì)Main

圖8 用戶軟件與驅(qū)動(dòng)程序間通信示意圖

Card控制需要對(duì)圖像縮放時(shí)窗口左上角坐標(biāo)點(diǎn)、窗口長(zhǎng)度和寬度的參數(shù)傳遞的函數(shù)進(jìn)行封裝。對(duì)于不同的設(shè)備、不同的功能就要定義不同的函數(shù)，這些函數(shù)通過“設(shè)備接口”去訪問相應(yīng)的硬件驅(qū)動(dòng)，實(shí)現(xiàn)對(duì)各PCI設(shè)備上各功能的控制和使用。函數(shù)庫(kù)對(duì)外只留出一個(gè)函數(shù)接口給上層應(yīng)用軟件編寫人員使用，這樣便可使編寫出來的軟件能夠“透明”地控制VW550多路圖像集成顯示處理器。

4 設(shè)計(jì)實(shí)現(xiàn)

本設(shè)計(jì)實(shí)現(xiàn)的系統(tǒng)硬件實(shí)物如圖9所示，包括4塊Main Card、1塊Video Matrix和1塊VGA Matrix硬件板卡實(shí)現(xiàn)了2×2拼接屏幕控制系統(tǒng)設(shè)計(jì)。系統(tǒng)顯示效果如圖10所示，圖10a為4路屏幕上分別顯示同一路視頻，圖10b為4路屏幕上同步顯示一路視頻的1/4分割畫面。通過實(shí)驗(yàn)效果，本設(shè)計(jì)在多路異步視頻同步化顯示、SDRAM視頻存儲(chǔ)控制、PCI接口協(xié)議控制等方面較好地完成了系統(tǒng)功能設(shè)計(jì)，設(shè)計(jì)的硬件電路板卡已經(jīng)能夠在拼接大屏幕控制系統(tǒng)中進(jìn)行有效應(yīng)用。

［1］陸珉，邱鋼，季曉勇.運(yùn)用VHDL語(yǔ)言設(shè)計(jì)電視墻數(shù)字圖像處理電路［J］.微計(jì)算機(jī)應(yīng)用，2002，23(1):10－13.

［2］丁玉珍.HDTV多媒體大屏顯示墻系統(tǒng)方案［J］.中國(guó)有線電視，2005(12):1182－1184.

［3］李建，吳久清，陳寧.大屏幕液晶數(shù)模一體電視機(jī)的設(shè)計(jì)實(shí)踐［J］.電視技術(shù)，2009，33(11):50－53.

［4］CILETTI M D.Verilog HDL高級(jí)數(shù)字設(shè)計(jì)［M］.北京:電子工業(yè)出版社，2006.

［5］吳繼華，王誠(chéng).Altera FPGA/CPLD設(shè)計(jì)高級(jí)篇［M］.北京:人民郵電出版社，2005.

［6］徐曉畫，高小鵬，龍翔.可定制PCI接口設(shè)計(jì)［J］.計(jì)算機(jī)與數(shù)字工程，2005，33(10):123－126.

［7］張廣華，蘇秀琴，李哲.Windows2000下PCI數(shù)據(jù)采集卡WDM驅(qū)動(dòng)程序設(shè)計(jì)［J］.科學(xué)技術(shù)與工程，2006，6(12):1633－1635.

［8］宋海吒，唐立軍，謝新輝.基于FPGA和OV7620的圖像采集及VGA顯示［J］.電視技術(shù)，2011，35(5):45－47.