基于新型信號(hào)源的微波車流量檢測(cè)器設(shè)計(jì)

張 寧，林 明

（江蘇科技大學(xué) 電子信息學(xué)院，江蘇 鎮(zhèn)江212003）

0 引 言

目前檢測(cè)車流量的方法主要包括：磁感應(yīng)線圈檢測(cè)、紅外檢測(cè)、超聲波檢測(cè)、視屏檢測(cè)和微波檢測(cè)。相對(duì)于其他的檢測(cè)方式，利用微波檢測(cè)器檢測(cè)道路車流量的方式具有很多優(yōu)勢(shì)，包括：對(duì)環(huán)境的適應(yīng)性好，在濕熱、高寒、大雨、下雪、濃霧等惡劣環(huán)境下均能正常工作；不破壞路面、架設(shè)簡(jiǎn)單安全；全天候工作、不受黑夜和光線較暗的陰天的影響。因此微波檢測(cè)成為檢測(cè)車流量的重要技術(shù)手段［1－2］。針對(duì)車流量微波檢測(cè)器對(duì)于高線性度發(fā)射波形的要求以及調(diào)頻連續(xù)波測(cè)距的基本原理，本文提出了一種新型的微波信號(hào)源設(shè)計(jì)方法，該信號(hào)源設(shè)計(jì)中使用NIOSⅡ處理器控制DDS和VCO，產(chǎn)生調(diào)頻連續(xù)波信號(hào)。此種方法集合了設(shè)計(jì)簡(jiǎn)單、線性度好、資源使用量少等突出的優(yōu)點(diǎn)，對(duì)于其他類型雷達(dá)信號(hào)源的設(shè)計(jì)也有很大的指導(dǎo)意義。在此基礎(chǔ)上，設(shè)計(jì)中以Altera公司的Cyclone系列芯片為控制核心，采用Cypress公司的EZ－USB FX2LP系列芯片作為傳輸控制核心，根據(jù)高速公路車輛檢測(cè)的要求和指標(biāo)，完成了微波車流量檢測(cè)器的軟件和硬件系統(tǒng)的設(shè)計(jì)。該設(shè)計(jì)即發(fā)揮了FPGA在邏輯控制上優(yōu)勢(shì)，又把USB2.0的傳輸技術(shù)整合到微波檢測(cè)器的開發(fā)上，使得整個(gè)系統(tǒng)具有高速采集、快速傳輸和處理、易于軟件更新的優(yōu)點(diǎn)。

1 微波車流量檢測(cè)的基本原理

微波檢測(cè)器檢測(cè)車流量的本質(zhì)是對(duì)過路車輛距離的測(cè)量。以發(fā)射周期性三角波信號(hào)為例，其測(cè)量的基本原理如圖1所示。

發(fā)射波在tdeltal的時(shí)間內(nèi)，經(jīng)過車輛反射，回到接收機(jī)，則發(fā)射出的三角波信號(hào)經(jīng)過的距離R和時(shí)間tdeltal的關(guān)系如式 （1）所示

圖1 三角波測(cè)距原理

式 （1）中的C是電磁波的運(yùn)行速度，即3×108m／s。由三角波的調(diào)制帶寬BW和周期Tm以及tdeltal的時(shí)間內(nèi)的頻差fdeltal可分別得到單位時(shí)間內(nèi)的調(diào)制帶寬。由圖1可知，單位時(shí)間內(nèi)的調(diào)制帶寬與三角波的斜率K相等，由此可得

由式 （1）、 （2）、 （3）可以得到雷達(dá)到車輛之間的距離為

由式 （4）可知只要測(cè)得發(fā)射信號(hào)和接收信號(hào)之間的頻差fdeltal，就可以得到檢測(cè)器和車輛之間的距離。微波檢測(cè)器既是通過檢測(cè)車道位置與檢測(cè)器之間的距離R所對(duì)應(yīng)的差頻點(diǎn)fdeltal上是否出現(xiàn)過大于一定閥值的頻率信號(hào)來確定該車道是否有車經(jīng)過。

2 新型信號(hào)源的設(shè)計(jì)

微波檢測(cè)器通常使用調(diào)頻連續(xù)波探測(cè)目標(biāo)，且波形多為三角波或鋸齒波［3］。傳統(tǒng)的微波檢測(cè)器信號(hào)源設(shè)計(jì)如圖2所示，D／A器件產(chǎn)生的連續(xù)變壓信號(hào)調(diào)制VCO （壓控振蕩器），由VCO輸出頻率連續(xù)變化的等幅度波形，再經(jīng)過濾波和放大以后由發(fā)射天線發(fā)出。目標(biāo)回波和發(fā)射機(jī)直接耦合過來的信號(hào)進(jìn)行混頻，輸出的信號(hào)就是帶有距離信息的頻率電壓信號(hào)。這種信號(hào)源設(shè)計(jì)方法結(jié)構(gòu)簡(jiǎn)單，成本也比較低，但是調(diào)頻輸出信號(hào)受到調(diào)制電壓的線性度和精確度以及VCO的性能影響很大，通常情況下需要增加一個(gè)線性校正電路。

本系統(tǒng)使用DDS和VCO產(chǎn)生調(diào)頻連續(xù)波，其結(jié)構(gòu)如圖3所示。在FPGA內(nèi)部設(shè)計(jì)NiOSⅡ處理器對(duì)DDS和VCO初始化，由DDS產(chǎn)生線性連續(xù)變頻三角波，VCO產(chǎn)生頻率值較高的恒定頻率信號(hào)，兩個(gè)信號(hào)通過模擬混頻器做上變頻處理。混頻后的信號(hào)再經(jīng)過倍頻、濾波和放大由發(fā)射天線輸出。接收的回波信號(hào)與模擬混頻器的輸出信號(hào)做模擬下變頻處理，輸出的差拍信號(hào)再送到A／D采樣模塊中。相對(duì)于其他的信號(hào)源設(shè)計(jì)方法［4－7］，使用NIOSⅡ＋DDS＋VCO聯(lián)合調(diào)制發(fā)射信號(hào)的設(shè)計(jì)方式具有以下優(yōu)勢(shì)：

（1）使用NIOSⅡ＋DDS＋VCO聯(lián)合調(diào)制方式比單獨(dú)使用VCO調(diào)制的線性度和精確度更高；

（2）使用NIOSⅡ＋DDS＋VCO聯(lián)合調(diào)制方式和單純?cè)贔PGA內(nèi)部生成DDS信號(hào)源邏輯相比，諧波抑制和雜散抑制水平更高；

（3）使用NIOSⅡ＋DDS＋VCO聯(lián)合調(diào)制方式和使用MCU＋DDS方式相比，控制更加靈活，同時(shí)由于整個(gè)系統(tǒng)的控制核心是FPGA，所以NIOSⅡ＋DDS＋VCO聯(lián)合調(diào)制方式可以省掉MCU，降低了成本。

圖3 NIOSⅡ＋DDS＋VCO聯(lián)合調(diào)制方式

3 系統(tǒng)整體結(jié)構(gòu)設(shè)計(jì)

根據(jù)NIOSⅡ＋DDS＋VCO聯(lián)合調(diào)制方式的特點(diǎn)和車流量檢測(cè)的要求，可把車流量檢測(cè)系統(tǒng)的整體結(jié)構(gòu)劃分成如圖4所示的幾個(gè)部分。

按照各個(gè)電路的不同功能，可把整個(gè)系統(tǒng)分為：微波收發(fā)板電路、采集模塊電路、傳輸模塊電路、系統(tǒng)主控電路。微波收發(fā)電路主要結(jié)構(gòu)如圖3所示。系統(tǒng)主控電路中的NIOSⅡ處理器和掃頻電路控制微波收發(fā)板中的DDS和VCO，并由混頻輸出連續(xù)變頻的發(fā)射波形?；夭ń?jīng)過模擬混頻以后傳到采集模塊。采集模塊首先對(duì)傳回的模擬信號(hào)進(jìn)行降噪聲處理和A／D前置放大處理，然后由A／D芯片對(duì)所接收到的模擬數(shù)據(jù)進(jìn)行采樣、量化、編碼處理。傳輸模塊的作用主要是通過USB芯片把A／D輸出信號(hào)轉(zhuǎn)化為USB2.0時(shí)序的數(shù)字信號(hào)，并通過USB接口和USB連接線實(shí)時(shí)傳輸?shù)缴衔粰C(jī)上，由上位機(jī)對(duì)傳輸數(shù)據(jù)進(jìn)行處理和顯示。

圖4 系統(tǒng)整體結(jié)構(gòu)框架

4 硬件電路設(shè)計(jì)

4.1 采集模塊電路

系統(tǒng)的采集模塊采用差分輸入、單端輸出的方式，降低了干擾、提高了信噪比。在采樣模塊中使用的前置放大芯片是ANALOG DEVICES公司的AD8139，該芯片是一款超低噪聲的高性能差分放大器，能夠很好的驅(qū)動(dòng)最高18bit的AD器件。其工作溫度在－40℃～＋125℃之間。本系統(tǒng)中AD8139使用的電源電壓是Vs＝±5V，基準(zhǔn)電壓Vo＝0V，工作在差分模式下。模數(shù)轉(zhuǎn)換器使用了TI公司推出的16位A／D芯片ADS1602。該芯片模擬供電電壓是＋5V，數(shù)字供電電壓是3.3V。芯片的數(shù)據(jù)傳輸速率受到輸入時(shí)鐘的影響，具體的關(guān)系如式 （5）所示

本系統(tǒng)時(shí)鐘輸入為20MHZ，所以其數(shù)據(jù)傳輸速率為1.25Msps且功耗只有330mW。ADS1602簡(jiǎn)單易用，系統(tǒng)中把它直接連接到FPGA上，片上的FIR數(shù)字濾波器和過采樣技術(shù)簡(jiǎn)化了應(yīng)用的難度，減少高頻采樣過程中時(shí)鐘抖動(dòng)帶來的影響。本系統(tǒng)的模數(shù)轉(zhuǎn)換電路使用了一片ADS1602，與FPGA內(nèi)部的A／D主控邏輯相連的引腳包括外部輸入時(shí)鐘AD＿SCLK、內(nèi)部輸出時(shí)鐘AD＿CLK、同步控制輸入信號(hào)AD＿SYNC、幀同步輸出信號(hào)AD＿FSO、數(shù)據(jù)輸出信號(hào)AD＿OUT。

4.2 傳輸模塊電路

傳輸模塊的主芯片使用的是Cypress公司EZ－USB FX2LP系列的CY7C68013A－100A。在主芯片的周圍配備了時(shí)鐘電路、EEPROM電路、USB接口。時(shí)鐘電路為主芯片提供24M時(shí)鐘，經(jīng)過CY7C68013A內(nèi)部的PLL可倍頻至480MHZ，完全可以滿足USB2.0高達(dá)480Mbit／s的數(shù)據(jù)傳輸速度對(duì)于采樣頻率的要求。EEPROM電路是I2C總線的擴(kuò)展電路，使用了存儲(chǔ)空間為128Bytes的EEPROM芯片24LC01，用于存儲(chǔ)CY7C68013A所需要的固件。其電路結(jié)構(gòu)如圖5所示。

圖5 傳輸模塊電路結(jié)構(gòu)

4.3 系統(tǒng)主控電路

系統(tǒng)主控電路的核心是FPGA芯片，根據(jù)FPGA內(nèi)部邏輯的仿真結(jié)果，選擇使用ALTERA公司的Cyclone系列芯片EP1C12Q240C8N。此外，系統(tǒng)主控電路配置還包括：一個(gè)FLASH芯片，用于存儲(chǔ)FPGA程序；一個(gè)片外SDRAM，使用三星公司64Mbits SDRAM芯片K4S640832D，用于運(yùn)行NIOSⅡ處理器的軟件程序。

5 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件設(shè)計(jì)包括FPGA主控邏輯設(shè)計(jì)、NIOSⅡ軟件設(shè)計(jì)、USB固件設(shè)計(jì)、驅(qū)動(dòng)程序設(shè)計(jì)、上位機(jī)應(yīng)用軟件設(shè)計(jì)。

5.1 FPGA控制邏輯設(shè)計(jì)

FPGA主控邏輯設(shè)計(jì)內(nèi)容包括微波收發(fā)板控制器、掃頻邏輯、時(shí)鐘邏輯、AD控制邏輯和USB控制邏輯。

微波收發(fā)板控制器主要是控制DDS器件AD9954和VCO器件si4133，產(chǎn)生需要的發(fā)射信號(hào)。本系統(tǒng)利用可編程片上系統(tǒng) （SOPC）實(shí)現(xiàn)這一功能。該SOPC配置上包括一個(gè)經(jīng)濟(jì)型的NIOSⅡ處理器、8位的SDRAM控制器、一個(gè)EPCS控制器、一個(gè)JTAG UART、8位輸出信號(hào)、1位的輸入信號(hào)。

掃頻邏輯的功能是協(xié)同NIOSⅡ處理器配置DDS的。要求能夠產(chǎn)生一個(gè)如圖6所示的三角波。

由于DDS工作在線性掃頻模式下，管腳PS1必須拉低，用管腳PS0來控制掃頻的方向。當(dāng)PS0為高時(shí)，DDS正掃，把32位的上升微調(diào)頻率調(diào)諧字 （RDFTW）寫到頻率累加器中，DDS從FTW0到FTW1開始掃頻。同時(shí)RSRR寄存器中設(shè)置的掃頻速率定時(shí)器，其計(jì)數(shù)器值減到1時(shí)，頻率累加器計(jì)算一次。當(dāng)PS0為低時(shí)，DDS反掃，32位的下降微調(diào)頻率調(diào)諧字 （FDFTW）裝載到頻率累加器中，DDS從FTW1到FTW0開始掃頻。同時(shí)FSRR寄存器中設(shè)置的掃頻速率定時(shí)器，其計(jì)數(shù)器值減到1時(shí)，頻率累加器計(jì)算一次。根據(jù)DDS的工作頻率可得，sys＿clk的頻率是100MHZ，那么頻率累加器每步需要花費(fèi)10nS的時(shí)間，要達(dá)到255μs的上升時(shí)間計(jì)數(shù)25000次，而下降24μs則需要計(jì)數(shù)2400次。掃頻邏輯根據(jù)以上內(nèi)容利用加法器產(chǎn)生如圖5所示三角波。

圖6 掃頻單元產(chǎn)生的三角波

A／D控制邏輯的設(shè)計(jì)是為了控制A／D采集信號(hào)，輸出有用信號(hào)。A／D控制邏輯以A／D芯片輸出的時(shí)鐘信號(hào)AD＿SCLK作為讀寫控制時(shí)鐘。由于有效的信號(hào)是低階分量，而實(shí)際上DDS的逆向掃頻過程會(huì)有很大的直流分量以及高頻諧波，給后續(xù)的數(shù)據(jù)分析帶來很大，因此在A／D控制邏輯通過變量ACQ＿EN選擇合適的采樣點(diǎn)來避免對(duì)逆向掃頻過程的采樣。經(jīng)此處理后的采樣結(jié)果圖7所示。再使用移位寄存器shift（15downto 0）把輸入的串行數(shù)據(jù)轉(zhuǎn)換成16位并行數(shù)據(jù)輸出。

圖7 ADC采樣處理結(jié)果

USB控制邏輯主要負(fù)責(zé)USB芯片狀態(tài)控制。根據(jù)狀態(tài)轉(zhuǎn)換圖8，使用Moore型有限狀態(tài)機(jī)控制USB內(nèi)部FIFO的讀寫。

FX2LP系列的USB芯片在高速和全速狀態(tài)下其信號(hào)傳輸速率分別是12Mbps和480Mbps，這和A／D芯片40Mbps的采樣率存在差別，所以在USB控制邏輯單元和A／D控制邏輯單元之間加入了異步FIFO，以此匹配A／D輸出和USB讀入的速度。利用QUARTUSⅡ軟件的宏定義功能可方便的定制擁有16bit數(shù)據(jù)位、8KB數(shù)據(jù)深度的異步FIFO。

圖8 USB狀態(tài)轉(zhuǎn)換

5.2 NIOSⅡ軟件設(shè)計(jì)

在NIOSⅡIDE開發(fā)環(huán)境下，利用C語言編寫NIOSⅡ軟件［8－9］?？刂栖浖暮诵氖蔷帉慸ds＿write＿data （）、dds＿read＿data（）和vco＿write＿data（）函數(shù)，分別對(duì)DDS和VCO的寄存器進(jìn)行讀／寫操作，在這些函數(shù)中需要調(diào)用IOWR＿ALTERA＿AVALON＿PIO＿DATA（BASE，DATA）函數(shù)，實(shí)現(xiàn)對(duì)Altera器件PIO接口讀寫功能。需要讀寫的DDS寄存器分別是控制功能寄存器（CFR1、CFR2）、幅 度 比 例 因 子 （ASF）、幅 度 斜 率（ARR）、頻 率 調(diào) 諧 字 （FYW0、FTW1）、相 位 偏 移 字（POW0）、正向線性掃頻控制字 （PLSCW）、逆向線性掃頻控制字 （NLSCW）、4個(gè)RAM控制字 （RSCW0、RSCW1、RSCW2、RSCW3）。VCO寄存器有主配置寄存器 （MCR）、相位檢測(cè)增益 （PDGR）、中頻分配器 N （IF N－D、IF RD）、下電模式控制 （PDWM）。通過對(duì)以上寄存器的寫操作使DDS工作在線性掃頻模式，并產(chǎn)生一個(gè)中心頻率為83.91MHZ、帶寬為7.6MHZ的三角波。由于要求輸出信號(hào)是中頻信號(hào)，所以VCO的控制不包括對(duì)射頻控制字的配置。VCO產(chǎn)生一個(gè)頻率是670MHZ的恒定頻率信號(hào)，DDS信號(hào)和VCO信號(hào)上變頻后再經(jīng)過兩級(jí)倍頻能夠產(chǎn)生一個(gè)中心頻率為24GHZ，帶寬245MHZ的線性調(diào)頻連續(xù)波。在NIOSⅡ軟件中通過調(diào)用DDS＿read＿data（）函數(shù)對(duì)DDS寄存器進(jìn)行循環(huán)讀操作可以驗(yàn)證控制字是否正確寫到DDS中。如果讀出的數(shù)據(jù)和寫入的數(shù)據(jù)相同則證明對(duì)DDS控制正確，否則DDS的輸出波形就不符合要求。

5.3 USB固件和驅(qū)動(dòng)程序設(shè)計(jì)

USB固件設(shè)計(jì)利用了Cypress公司提供的FX2LP系列固件庫和固件框架，設(shè)計(jì)的主要工作是在TD＿Init（）、TD ＿poll（）和DR＿VendorCmnd（）函數(shù)中添加初始化代碼和完成特定功能的代碼。固件程序配置EZ－USB FX2LP工作于異步Slave FIFO模式，保持端點(diǎn)2、4、8工作在默認(rèn)狀態(tài)，配置端點(diǎn)6工作在自動(dòng)塊輸入狀態(tài)，這種方式能夠保證從FPGA上傳來的數(shù)據(jù)直接通過USB2.0的借口上傳到上位機(jī)上，從而避免了固件程序?qū)τ趥鬏敂?shù)據(jù)的干擾。

USB驅(qū)動(dòng)程序設(shè)計(jì)包括固件下載驅(qū)動(dòng)程序和設(shè)備驅(qū)動(dòng)程序。Cypress公司提供了固件下載程序模板EZ－Loader Driver，對(duì)于專用外設(shè)驅(qū)動(dòng)的編寫用戶可參見文獻(xiàn) ［10］對(duì)其進(jìn)行修改，本系統(tǒng)中直接使用該公司沒有修改的編譯文件ezusb.sys驅(qū)動(dòng)USB設(shè)備。

5.4 應(yīng)用程序設(shè)計(jì)

應(yīng)用程序的主要功能是通過設(shè)備驅(qū)動(dòng)程序完成讀取USB2.0接口傳入的采樣數(shù)據(jù)，在上位機(jī)顯示和分析采樣數(shù)據(jù)的功能。本系統(tǒng)主要利用VC＋＋語言在Visual Studio 2005開發(fā)環(huán)境下設(shè)計(jì)完成應(yīng)用程序。應(yīng)用程序中主要用到CreatFile（）和DeviceIoControl（）這兩個(gè) Win32函數(shù)，分別實(shí)現(xiàn)取得訪問設(shè)備驅(qū)動(dòng)程序句柄和提交I／O控制碼、設(shè)置I／O緩沖區(qū)的功能。應(yīng)用程序的流程圖如圖9所示。

圖9 應(yīng)用程序的流程

6 測(cè)試結(jié)果

資源使用方面，從表1我們可以看出，F(xiàn)PGA芯片選用EP1C12Q240C8N時(shí)，主控邏輯資源占用情況非常合理。

表1 FPGA資源占用情況報(bào)告

檢測(cè)效果方面，8車道的最遠(yuǎn)端和微波檢測(cè)器的直線距離一般在50m左右，本系統(tǒng)以三角形角反射器作為目標(biāo)放在，經(jīng)檢測(cè)測(cè)得在50m遠(yuǎn)處的頻譜如圖10所示。圖10中可清晰顯示在頻點(diǎn)74的位置有一個(gè)高尖峰，說明該頻點(diǎn)對(duì)應(yīng)的距離上有目標(biāo)存在。

7 結(jié)束語

圖10 測(cè)試結(jié)果

目前微波車輛檢測(cè)器在交通領(lǐng)域發(fā)展迅速，各種大規(guī)模集成電路和數(shù)據(jù)處理技術(shù)充分應(yīng)用到了微波發(fā)射、回波信號(hào)的接收、數(shù)據(jù)采集和處理、數(shù)據(jù)結(jié)果的顯示等方面，提高了信號(hào)檢測(cè)的精確度，減小了檢測(cè)器的體積降低了設(shè)備的控制難度。本文從信號(hào)源的設(shè)計(jì)方式入手，提出了NIOSⅡ、DDS、VCO的相結(jié)合的信號(hào)產(chǎn)生方式，并集合了A／D采樣、數(shù)據(jù)傳輸、系統(tǒng)軟件的設(shè)計(jì)形成了一套完整的微波車流量檢測(cè)系統(tǒng)。經(jīng)過實(shí)踐證明，本系統(tǒng)的距離分辨率能夠達(dá)到0.76m，遠(yuǎn)遠(yuǎn)高于交通部門對(duì)于高速公路上橫向車距的要求。通過嚴(yán)格環(huán)境試驗(yàn)驗(yàn)證，本系統(tǒng)設(shè)計(jì)上可靠、穩(wěn)定，整體結(jié)構(gòu)嚴(yán)謹(jǐn)，采樣數(shù)據(jù)準(zhǔn)確。

［1］JIANG Tiezhen.The application of digital radar technique in vehicle volume detection radar ［D］.Shanghai：Shanghai Institute of Microsystem and Information Technology Institute，2006：3－5（in Chinese）.［蔣鐵珍.數(shù)字雷達(dá)技術(shù)在車流量檢測(cè)雷達(dá)中的應(yīng)用 ［D］.上海：中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所，2006：3－5.］

［2］TAN Shuo，GUO Wei.Research of microwave short－distance target range detection system ［J］.Ship Electronic Engineering，2007，27 （4）：95－99 （in Chinese）.［譚朔，郭偉.調(diào)頻連續(xù)波近程測(cè)距系統(tǒng)研究 ［J］.船舶電子工程，2007，27 （4）：95－99.］

［3］QIAN Yunxiang，LIU Yu.Algorithm for identifying modulated modes of fmcw radar signal ［J］.Journal of Data Acquisition ＆Processing，2007，20 （3）：272－276 （in Chinese）. ［錢云襄，劉渝.調(diào)頻連續(xù)波雷達(dá)信號(hào)調(diào)制方式識(shí)別算法研究 ［J］.數(shù)據(jù)采集與處理，2007，20 （3）：272－276.］

［4］HAO Zhengyu，LIU Shuming.The design of radar signal source based on nios II and DDS ［J］.Internation Electronic Elements，2007 （8）：34－38 （in Chinese）.［郝政宇，劉書明.基于Nios II和DDS的雷達(dá)信號(hào)源的設(shè)計(jì) ［J］.國外電子元器件，2007 （8）：34－38.］

［5］LI Kangshun，LV Xiaoqiao，ZHANG Wensheng，et al.Research and implemeent of FPGA digital modulator based on improved DDS technology ［J］.Piezo Electrics ＆ Acoustoopics，2009，31 （6）：852－855 （in Chinese）. ［李康順，呂小巧，張文生，等.基于改進(jìn)DDS技術(shù)的FPGA數(shù)字調(diào)制器研究與實(shí)現(xiàn)［J］.壓電與聲光，2009，31 （6）：852－855.］

［6］ZHANG Meixian，WANG Hongliang，DING Haifei.Design of signal generator based on DDS chip ［J］.Instrument Technique and Senor，2010 （9）：54－56 （in Chinese）.［張美仙，王紅亮，丁海飛.基于DDS芯片的信號(hào)源設(shè)計(jì) ［J］.儀表技術(shù)與傳感器，2010 （9）：54－56.］

［7］LIU Wei，ZHONE Zifa，YE Chunfeng.Design of signal source based on DDS and FPGA ［J］.Microcomputer and Applications，2010，29 （18）：18－21 （in Chinese）. ［劉偉，鐘子發(fā)，葉春逢.基于FPGA＋DDS的信號(hào)源設(shè)計(jì)與實(shí)現(xiàn) ［J］.微型機(jī)與應(yīng)用，2010，29 （18）：18－21.］

［8］PAN Song，HUANG Jiye，ZENG Yu.SOPC technology practical course ［M］.Beijing：Tsinghua University Press，2005：380－386 （in Chinese）. ［潘松，黃繼業(yè)，曾毓.SOPC技術(shù)實(shí)用教程 ［M］.北京：清華大學(xué)出版社，2005：380－386.］

［9］Altera Corporation.NiosII software developer’s handbook ［Z］.http：／／www.altra.com／litera.com／lterature／hb／nios2／n2sw＿nii5v2.pdf，2007.

［10］Cypress semiconductor corporation.EZ－USB FX2LP USB microcontroller［Z］.2005.