基于VMM的高效SOC測試平臺設計
2012-04-29 00:00:00賀亢
科技與生活 2012年11期
摘 要 隨著科技信息相關技術的不斷發(fā)現(xiàn)，對于集成電路的相關應用得到了前所未有的重視，對于設計方面的需求也不斷的增強。集成電路的設計逐漸形成了不斷復雜的發(fā)展趨勢。因此，對復雜集成電路設計進行高效的驗證的研究具有重要的理論意義和現(xiàn)實意義。鑒于此，本文選擇集成電路的高效驗證領域為研究對象，針對相關問題進行了分析與探討。文章首先分析了對于驗證相關研究的重要意義，然后闡述了VMM驗證方法的基本原理，最好分析了芯片系統(tǒng)級驗證方案、介紹了驗證環(huán)境的總體架構。希望本文的研究能夠為基于VMM的高效SOC測試平臺設計提供一些思路，同時對于相關領域的其他研究也能起到拋磚引玉的作用。
關鍵詞 VMM；SOC測試平臺；驗證
中圖分類號 TN402 文獻標識碼 A 文章編號 1673-9671-(2012)061-0234-01
作為整個IC設計和生產過程中一個重要組成部分也是關鍵環(huán)節(jié)之一而言——驗證（verification）具有特殊重要的意義和作用。這種特殊的作用就是高效的驗證（verification）可以確保整個項目的順利實施，同時可以有效的控制風險，也有利于縮短整個項目的周期。驗證的過程就是發(fā)現(xiàn)問題、解決問題的過程。只有及時的發(fā)現(xiàn)問題，才不會給后續(xù)的工作帶來麻煩和不必要的相關損失。
從目前國內外的相關研究成果和實踐經驗上來看，對于集成電路的整個開發(fā)過程而言，驗證多數(shù)情況下要經歷兩輪。這兩輪主要是：第一輪是針對芯片設計過程而進行的相關驗證，在這一個輪次中驗證的目的是要對工藝流程進行適當?shù)目刂疲瑥亩娴陌l(fā)現(xiàn)設計的錯誤，對后續(xù)工作起到保障的作用。第二輪是針對產品封裝以后而進行的相關驗證檢驗，在這一個輪次中驗證的目的是要對產品的成品率進行必要的保障和支持。即便是有以上兩個輪次的驗證作為保障，在實踐過程中的一些問題還是會出現(xiàn)，相關的統(tǒng)計表明產品失效的比例仍然高達百分之一到百分之五之間。這樣的話這些不合格的產品必然會給我們的相關生產帶來相關的風險，甚至是不可想象的“毀滅性災難”。由此可見，對于驗證的相關研究意義重大。
1 VMM驗證方法學簡介
作為一個完整的VMM來說，一般情況下屬于分層驗證環(huán)境架構。這樣的話，在這樣一種架構模式下，VMM可以有以下五個層次構成。這五個層次分別是：測試層（Test Layer）場景層（Scenario Layer）、功能層（Function Layer）、命令層（Command Layer）和信號層（Signal Layer）。同時VMM還可以進行相關功能覆蓋率的收集，這主要是在除了測試層（Test Layer）意外的其他四個分層上進行的。正式基于這種層次化的結構設計，最為原始的初級信息被不斷的進行抽象，最后成為了最為高級的事務級信息。各層之間相互遞進，每一個層級都為上一個層級提供了一定的特定服務，同時借助抽象描述手段將低層次的細節(jié)進行了適當?shù)奶幚?，使他們“隱藏”起來。
作為VMM的另外一個特點就是驗證環(huán)境獨立于DUT之外，這樣的話DUT就被當做黑盒進行相關的驗證。而在具體是驗證操作過程中，相關人員僅需要對DUT的信息進行適當?shù)那宄僮骶涂梢粤?，同時要注意處理好接口的時序關系就可以順利進行了。對于整個驗證環(huán)境來說具有一些自動化和抽象的特點，這些特點就要求我們在具體進行測試用例編寫的過程中對相關的細節(jié)進行調整，盡量保持最少數(shù)目。整個驗證平臺的適應性也非常好，對于各種測試用例可以進行多次重復性的使用和開發(fā)，這樣可以有效的提高效率。
2 芯片系統(tǒng)級驗證方案分析
由于待測芯片規(guī)模較大、功能復雜，為了減少驗證工作量，提高驗證效率，驗證平臺的編寫要保證驗證用例在較高抽象層次上邊寫，另外總線架構復雜，在總線上掛了好多設備，對于總線互聯(lián)互通及性能的測試需要能夠持續(xù)發(fā)送大流量的各種數(shù)據，這就要求驗證環(huán)境可以產生隨機激勵來用較短的時間覆蓋較多的測試點，并通過功能覆蓋率的結果來指導隨機激勵的約束情況，同時為了能在后續(xù)版本的芯片驗證中能夠盡可能的重用現(xiàn)在的驗證平臺，要求驗證平臺要具有高度的可移植性、靈活性和可控性。
基于上面的對與待測設計進行驗證的分析，本文以ARM和Synopsys聯(lián)合推出的VMM驗證方法學為指導，結合現(xiàn)在業(yè)界比較流行的帶約束的隨機激勵生成和覆蓋率驅動驗證方法等先進驗證技術利用Systemverilog語言進行驗證平臺的搭建。
綜合待測設計的規(guī)格來看，驗證平臺需要完成以下幾方面的內容：
1）驗證平臺要具有層次性，以便維護和修改，同時方便在其他的驗證項目中重用部分模塊；
2）能夠產生帶約束的隨機激勵；
3）能夠根據場景需要構造定向激勵；
4）能夠統(tǒng)計覆蓋率，用以分析驗證的完備情況；
5）能夠自動比對數(shù)據的正確與否；
6）能夠很好的兼容各子系統(tǒng)驗證環(huán)境，以便在驗證業(yè)務模塊時能夠重用子系統(tǒng)的驗證組件。
3 驗證環(huán)境的總體架構
3.1 測試層（Test Layer）
測試層的重要功能是形成測試的具體案例，具體控制是通過功能覆蓋率來實現(xiàn)的。在整個過程中可能會需要相關的隨機激勵進行適當?shù)母深A和約束。同時，也可能是別的方式下的直接測試激勵。
3.2 場景層（Scenario Layer）
場景層主要是復雜生成事務級的隨機激勵，而事務級的隨機激勵則是針對事務發(fā)生器（Generator）等。一般情況下來說，事務發(fā)生器主要由原子事務產生器（Atomic Generator）和場景事務產生器（Scenario Generator）組成。二者的功能也有所區(qū)別，對于原子事務產生器（Atomic Generator）來說，主要是負責生成單獨約束的事務，而對于場景事務產生器（Scenario Generator）來說，主要是負責生成有一定關系的隨機事務序列。
3.3 功能層（Functional Layer）和指令層（Command Layer）
功能層（Functional Layer）和指令層（Command Layer）的功能主要是傳輸與監(jiān)測控制事務（Transaction）。通過這種傳輸與監(jiān)測，從而達到自動比對的目的。這樣的話就可以對硬件的直接驅動進行干預，對于相關硬件接口進行全面的控制。而這其中包含了很多部分，常見的主要有：記分板（Soore Board）、驅動器（Driver），監(jiān)控器（Monitor）等。
3.4 信號層（Signal Layer）
信號層的功能就是為了實現(xiàn)驗證對象（DUT）與驗證環(huán)境（ENV）的信號進行必要的連接。
參考文獻
[1]肖庚亮.基于VMM的SOC可重用驗證平臺設計[J].科學技術與工程，2010，10
(5):1149-1152.
[2]李磊，羅勝欽.基于VMM方法的SOC集成驗證[J].電子測量技術，2011，34
(1):128-131.
[3]Lu Jianping， Guo Yudong， Wang Xiaorui， et al. Based on collaborative VMM virtual machine execution environment dynamic allocation model of computer application，2012，32(3):831-834.
[4]李博，李建欣，胡春明等.基于VMM層系統(tǒng)調用分析的軟件完整性驗證[J].計算機研究與發(fā)展， 2011，48(8):1438-1446.
[5]周天陽，朱俊虎，王清賢.基于VMM的Rootkit及其檢測技術研究[J].計算機科學，2011，38(12):77-81.
[6]章林柯，王力，王艷武.基于VMM方法學的系統(tǒng)級軟硬件協(xié)同仿真驗證[J].微型機與應用，2011，30(12):81-84.
[7]侯超，彭大芹，曾俊威.利用VMM搭建NAND Flash控制器驗證平臺[J].廣東通信技術，2011，31(6):74-77.
[8]Yi Qiuping，Liu Jian，martial arts. The access verified protection security VMM formal prototype system is designed and realized. Computer science，2010，37(12):85-90.
[9]Zhang Jisheng， Chen Xianglan， Zhou Xuehai. VMM Guest OS process management tool design and Realization of the computer application and software，2010，27(9):163-165.
[10]劉旭恒，吳秀龍，劉新寧等.基于VMM的外部存儲接口模塊的驗證平臺搭建[J].電子技術，2010，47(9):61-62，53.
