提高PCB板性能指標研究

劉雙慶 謝寶陵

摘要：該文從印刷電路板具體設(shè)計出發(fā)，規(guī)范了地線設(shè)計，優(yōu)化了電磁兼容性設(shè)計、熱效用設(shè)計以及布局設(shè)計，提高了印刷電路的可靠性和穩(wěn)定性。

關(guān)鍵詞：地線；印刷板；環(huán)路；總線；控制

中圖分類號：TP336文獻標識碼：A文章編號：1009-3044(2012)26-6379-02

Research On Improving the Performance Index of PCB

LIU Shuang-qing, XIE Bao-ling

(The Basis of the Department of Computing in the Army Officer Academy, Heifei 230031, China)

Abstract: This paper starts from the detailed design of printing circuit boards,standardizes the ground wires design and optimiz? es the design of electromagnetic compatibility thermal effect and layout,thus improves the reliability and stability of printing cir? cuit.

Key words: ground wire; PCB; loop; bus; control

目前各類電子設(shè)備上的電子元器都是以印刷電路板為基體，通過焊接固定在PCB板上。電子產(chǎn)品在實際使用過程中會出現(xiàn)一些無法預(yù)知的問題，有時問題與PCB板電路原理圖的設(shè)計沒任何關(guān)系，也就是說原理圖是正確的。通過試驗分析，PCB板設(shè)計不當，會影響電子設(shè)備的可靠性。為了提高PCB板的可靠性和穩(wěn)定性，在設(shè)計過程中必須采用正確的設(shè)計步驟和方法。

1 PCB板器件布置

PCB板大小要根據(jù)元器件的多少來確定，面積過大會增加覆銅線的長度，引起阻抗增大，抗噪聲能力下降，成本也得到相應(yīng)的提高；如果設(shè)計過小，會影響散熱，同時會受到臨近線條的干擾。

在器件整體布置時，應(yīng)把與該器件相關(guān)的電路盡量放在一塊，這樣會提高PCB板的抗噪聲效果。如圖1所示。CPU附近的晶振、時鐘發(fā)生器很容易產(chǎn)生噪聲，在設(shè)計時把它們放在一塊。噪音較大的元器件、大電流電路應(yīng)盡量遠離邏輯電路，如果不影響產(chǎn)品的封裝，可以考慮另做電路板，這一點至關(guān)重要。

2配置去耦電容

在以直流為電源的回路中，所帶負載大小的變化會產(chǎn)生電源噪聲。數(shù)字電路中高低電平的轉(zhuǎn)換會引起很大的尖峰電流，產(chǎn)生瞬變的噪聲電壓。合理的配置去耦電容會降低負載變化所影起的噪聲，具體配置如下：

1)采用10～100uF的電解電容器跨接在電源的輸入端，如果PCB板尺寸足夠大，為了提高抗干擾性能，在電源端接100uF的電解電容器。

2）為了減少電源對集成電路的影響，在其電源端接上一獨石電容或瓷片電容，電容大小為0.01uF。有時在設(shè)計PCB板時，為了降低成本，將多片集成芯片緊挨在一起。不可能給每一芯片接上一電容，通常將幾個芯片分成一組，以組為單位接上一個容量為10uF的鉭電解電容器。

3）ROM、RAM等存儲型器件關(guān)斷時電流變化大，抗噪聲能力弱，用一個去耦電容直接接在電源和地之間。

4）設(shè)計去耦電容時，引腳越短越好，尤其是在設(shè)計高頻電路時，最后采用貼片電容。

3電磁兼容性設(shè)計

電磁兼容性是指電子設(shè)備抗電磁干擾的一個重要指標。為了提高電子設(shè)備對外界的抗干擾能力，確保其在特定的電磁環(huán)境中工作正常，減小對其它設(shè)備的電磁干擾而采取的一個設(shè)計方法。

3.1導(dǎo)線寬度

PCB板中的導(dǎo)線具有一定的電感量，這個電感量的大小與其寬度成反比，與導(dǎo)線的長度成正比。在實際電路中的時鐘引線、總線常常會產(chǎn)生很大的瞬變電流，這種導(dǎo)線要盡可能的短。1.5mm左右的印刷導(dǎo)線完全可以滿足分立元件電路的要求；0.2～1.0mm之間印刷導(dǎo)線可以滿足集成電路要求。

3.2布線策略

為了減少導(dǎo)線電感量，設(shè)計時可以采用平行走線，但這樣設(shè)計會增加分布電容。具體設(shè)計時在PCB板的一面橫向布線，另一面縱向布線，在交叉位置用過孔相連。設(shè)計時避免長距離的平行走線，這樣會減小PCB板中導(dǎo)線與導(dǎo)線之間的干擾，在設(shè)計時讓線與線之間保持足夠大的距離，條件允許的情況下，在敏感的信號線之間增加一條接地線，信號線與電源線做到不交叉，這樣會減小電源對信號的影響。

4地線設(shè)計

地線的設(shè)計和電源一樣重要，合理安排接地方式和接地點的位置。把不同電氣特性的地分開設(shè)計，在設(shè)計地線時應(yīng)注意以下幾點：

1）分開設(shè)計數(shù)字電路和模擬電路，在實際設(shè)計PCB板時往往會有高速邏輯電路和低速的線性電路，盡可能的將它們分開設(shè)計，邏輯電路應(yīng)該接邏輯地，線性電路應(yīng)該接電源地，必須強制將它們分開接地。電源地線上的電流大，為了減小接地電阻，盡可能的加粗電源的地線。

2）在不影響設(shè)計器件布局的情況下，地線盡可能的加粗。地線設(shè)計過細，地線的電阻會變的很大，地線上的壓降和電流成正比，點與點之間的電位發(fā)生改變。特別是對時鐘信號影響最大，在對時鐘周期要求較高的數(shù)字電路中，有可能影響電路的正常工作，電路的抗噪能力差。因此在設(shè)計PCB板的地線時應(yīng)加大接地線面積，使它能通過PCB板3倍的允許電流，設(shè)計的地線應(yīng)大于3mm。

3）設(shè)計數(shù)字地時，采用環(huán)形接地。隨著集成電路的廣泛應(yīng)用，在設(shè)計時盡量使用集成電路，有時PCB上放置了很多集成芯片，這樣空間有限，地線不能設(shè)計太粗。如果在它們周圍有能耗高的元件時，地線上會產(chǎn)生很大的電位差，抗噪聲能力降低。采用環(huán)形接地可以減小接地點的電位差，提高PCB板的抗噪聲能力。

5熱設(shè)計

元器件在PCB板合理安裝能提高設(shè)計的散熱能力，其器件在PCB板上的排列要科學合理，不能過于隨意。

在放置集成芯片時，當電子設(shè)備采用空氣對流散熱時，在對集成芯片布局時采用縱向排列，如圖2所示；當電子設(shè)備采用強制散熱時，在對集成芯片布局時采用橫向排列，如圖3所示。PCB板上的元器件應(yīng)根據(jù)其發(fā)熱的高低和散熱的程度分開排列。冷卻氣流的最上游放置發(fā)熱量小或耐熱性差的器件，冷卻氣流最下游放置發(fā)熱量大或耐熱性好的器件。

大功率器件水平排列時，將其設(shè)置在PCB板的邊沿，以便縮短傳熱路徑；在垂直排列時，將其設(shè)置在印制板上方，這樣可以減小其溫度對其它器件的影響。

溫度比較敏感的器件應(yīng)特別注意，器件的溫度對它的電氣性能影響較大，不能把它放置在發(fā)熱器件的上端，如大功率電源器件上。

很多電子設(shè)備都是依靠空氣的自然散熱，采用強制散熱的很少。在設(shè)計時，應(yīng)分析設(shè)備中氣流流動的路徑，合理的安排器件的位置。PCB板在器件布局時不要留有較大的空域，這空域會減少空氣的阻力，熱氣流增大，空域附近的元器件溫度比其它地方的器件高，影響器件的穩(wěn)定性。

大量實踐經(jīng)驗表明，器件的排列方式影響印刷電路的溫升，規(guī)劃好器件的布局可以降低印刷電路的溫度，降低設(shè)備的故障率。

6小結(jié)

通過優(yōu)化印刷電路板的設(shè)計規(guī)則，改善了PCB板的可靠性和穩(wěn)定性。但其性能也不同程度取決于具體電路，在設(shè)計中還需根據(jù)具體電路的功能、設(shè)備的使用環(huán)境等因素來綜合考慮，才能最大程度地保證PCB板的可靠性和穩(wěn)定性。

參考文獻：

[1]余家春.Protel99SE電路設(shè)計實用教程[M].北京:中國鐵道出版社,2003.

[2]曾峰.印刷電路板(PCB)設(shè)計與制作[M].北京:電子工業(yè)出版社,2002.

[3]李洪偉.可編程單片機外圍芯片PSD的原理及應(yīng)用[M].北京:電子工業(yè)出版社,2003.