基于IEEE 1588的智能變電站時鐘同步技術(shù)研究

王水魚，魏傳均

（西安理工大學(xué) 自動化與信息工程學(xué)院，陜西 西安 710048）

近年來，智能電網(wǎng)成為世界范圍內(nèi)電力系統(tǒng)的發(fā)展方向，智能變電站得到廣泛的應(yīng)用和推廣，采用智能設(shè)備實現(xiàn)了全站信息數(shù)字化、通信平臺網(wǎng)絡(luò)化、信息共享標(biāo)準(zhǔn)化。同步對時系統(tǒng)是智能變電站中的重要環(huán)節(jié)，數(shù)字化變電站間隔層的保護(hù)裝置、測控裝置，尤其是過程層的合并單元均離不開同步對時信息，保證數(shù)字化變電站各設(shè)備的精確同步是數(shù)字化變電站穩(wěn)定運行的重要基礎(chǔ)。IEC 61850標(biāo)準(zhǔn)對智能電子設(shè)備 （IED）的時鐘精度按功能要求劃分為5個等級（T1～T5），其中用于計量的 T5 等 級精度達(dá)到 1 μs[1]。IEEE 1588全稱為網(wǎng)絡(luò)測量與控制系統(tǒng)的精密時間同步協(xié)議，簡稱為精密時間同步協(xié)議PTP（Precision Time Protocol），具有容易配置、快速收斂以及對網(wǎng)絡(luò)帶寬和資源消耗少等優(yōu)點。經(jīng)過完善的IEEE 1588標(biāo)準(zhǔn)（第2版）在 2008年已發(fā)布。在硬件輔助條件下，其時間同步精度可達(dá)到亞微秒量級，可滿足T5等級同步精度 1 μs的要求，IEEE 1588是智能變電站對時系統(tǒng)的必然趨勢[1-2]。

1 IEEE 1588對時原理及時鐘結(jié)構(gòu)

1.1 IEEE 1588對時原理

IEEE 1588協(xié)議采用分層主從 （Master-Slave）模式進(jìn)行時鐘同步，從時鐘通過必要的時間信息實現(xiàn)與主時鐘的同步。IEEE 1588協(xié)議主要定義了4種多點傳送的時鐘報文類型：同步報文（Sync）、跟隨報文（Follow_Up）、時 延 請 求 報 文 （Delay_Req）、 時 延 請 求 響 應(yīng) 報 文（Delay_Resp）。通過測量主從時鐘之間的時間偏差和網(wǎng)絡(luò)時延來實現(xiàn)同步功能。IEEE 1588主從時鐘同步機制如圖 1所示[1-2]。

IEEE 1588從時鐘與主時鐘同步的過程如下：

（1）首先主時鐘以多播形式周期性（一般間隔 2 s）地向所有相連的從時鐘發(fā)送Sync報文，并在介質(zhì)獨立接口 MII（Media Independent Interface）處加蓋 Sync報文發(fā)送的硬件時間戳。

（2）從時鐘接收Sync報文。并在以太網(wǎng)MII處產(chǎn)生一個基于從時鐘的本地時間戳t2，即收到Sync報文的精確時間。

圖1 IEEE 1588同步原理

（3）主時鐘通過讀取 Sync的硬件時間戳信息，得到Sync報文基于主時鐘的精確發(fā)送時刻t1，將其插入Follow_up報文中發(fā)送給從時鐘，從時鐘便能獲取Sync報文的精確發(fā)送時間t1。

（4）隨后從時鐘向主時鐘發(fā)送Delay_Req報文（一般4～60 s發(fā)送一次），并記錄Delay_Req報文基于從時鐘的精確發(fā)送時刻t3。

（5）主時鐘接收 Delay_Req報文，并記錄 Delay_Req報文基于主時鐘的精確接收時刻t4。

（6）主時鐘把Delay_Req報文的精確接收時刻t4插入Delay_Resp報文中，并發(fā)送給從時鐘[1-2]。

通過這種“乒乓”方式，由此可計算出主從時鐘之間的時間偏差Offset和網(wǎng)絡(luò)延時Delay。假設(shè)通信路徑網(wǎng)絡(luò)時延是對稱的，則Follow_Up報文的精確接收時間t2和Delay_Req報文的精確接收時間t4分別為：

由式（1）、式（2）得：

Offset=[（t2-t1）-（t4-t3）]/2 Delay=[（t2-t1）+（t4-t3）]/2

因此，從終端可以通過計算得到主從時鐘之間的Offset和Delay，并據(jù)此調(diào)整本地時鐘，完成一次時間同步。

1.2 PTP系統(tǒng)時鐘結(jié)構(gòu)

PTP系統(tǒng)中的時鐘在結(jié)構(gòu)上分為普通時鐘OC（Ordinary Clock）、邊界時鐘 BC（Boundary Clock）和透明時鐘TC（Transparent Clock）。主時鐘與從時鐘只有一個時鐘端口為普通時鐘OC，而邊界時鐘包含一個從時鐘端口和多個主時鐘端口。交換機時鐘模型為TC，合并單元、保護(hù)測控等裝置的時鐘模型為OC，運行在從時鐘狀態(tài)，邊界時鐘將同步過程分段進(jìn)行，體現(xiàn)了逐級同步的思想[4]。PTP時鐘組織拓?fù)浣Y(jié)構(gòu)如圖2所示。

圖2 PTP時鐘組織拓?fù)浣Y(jié)構(gòu)

數(shù)字化變電站PTP同步對時系統(tǒng)結(jié)構(gòu)如圖3所示。其特點如下：主時鐘a和主時鐘b互為備用；正常狀態(tài)下只有一臺活動主時鐘，另一臺處于靜默狀態(tài)，此機制通過最佳主時鐘BMC（Best Master Clock）算法實現(xiàn)；PTP交換機TC需根據(jù)BMC算法選擇主時鐘同步頻率；IED（OC）跟隨當(dāng)前活動主時鐘。在主時鐘發(fā)生切換時，守時等待切換完成，并根據(jù)BMC算法選擇主時鐘。

圖3 數(shù)字化變電站PTP同步對時系統(tǒng)

2 IEEE 1588對時系統(tǒng)分析及實現(xiàn)

2.1 PTP的最佳主時鐘（BMC）算法

一套IEEE 1588系統(tǒng)由許多設(shè)備（節(jié)點）組成，每個設(shè)備都有自己的時鐘系統(tǒng)，理論上任何時鐘都能實現(xiàn)主時鐘和從時鐘的功能，但一個PTP子網(wǎng)內(nèi)只能有一個主時鐘，主時鐘擔(dān)當(dāng)時間發(fā)布者的角色，從時鐘擔(dān)當(dāng)接收者的角色。整個系統(tǒng)中的最優(yōu)時鐘為最高級時鐘GMC（Grand Master Clock），有著最好的穩(wěn)定性、精確性等。根據(jù)各節(jié)點的時鐘精度、級別以及UTC（通用協(xié)調(diào)時間）的可追溯性等，由最佳主時鐘算法來自動選擇系統(tǒng)內(nèi)的主時鐘。

BMC算法由兩部分組成：（1）數(shù)據(jù)集比較算法（data set comparison algorithm），比較兩組數(shù)據(jù)的優(yōu)劣，選出質(zhì)量較優(yōu)的數(shù)據(jù)集；（2）狀態(tài)決策算法 （state decision algorithm），根據(jù)數(shù)據(jù)集比較算法的結(jié)果，計算本地時鐘每個端口當(dāng)前應(yīng)該所處的狀態(tài)，并作相應(yīng)的端口狀態(tài)轉(zhuǎn)換。

BMC算法的軟件實現(xiàn)：BMC算法在時鐘的每個端口上運行，它規(guī)定了數(shù)據(jù)比較的順序和判據(jù)，時鐘端口在設(shè)備上電時進(jìn)行缺省初始化配置，為各數(shù)據(jù)集分配緩沖區(qū)等操作，然后系統(tǒng)開始偵聽網(wǎng)絡(luò)上的時鐘報文，如果端口收到相應(yīng)的PTP報文，就調(diào)用BMC算法；或者當(dāng)時鐘處于未校準(zhǔn)狀態(tài)時，端口收到其他同步時鐘的PTP報文后，也調(diào)用BMC算法。實現(xiàn)時鐘端口的BMC算法的軟件流程如圖4所示。

BMC算法的實現(xiàn)步驟如下：

（1）對于具有N個端口的時鐘C0的其中一個端口r，通過數(shù)據(jù)集比較算法比較從這個端口接收到的其他時鐘端口的有效同步報文的數(shù)據(jù)集，計算出最優(yōu)的Erbest。

圖4 BMC算法的軟件流程

（2）對 C0的所有端口比較 Erbest，計算出 N個端口中最優(yōu)的 Ebest。

（3）對 C0的每個端口，根據(jù) Erbest和 Ebest以及缺省數(shù)據(jù)集，通過狀態(tài)決策算法決策出端口應(yīng)該所處的狀態(tài)，并更新所有端口的數(shù)據(jù)集。

（4）把決策出的端口狀態(tài)反饋到PTP引擎狀態(tài)機，由狀態(tài)機控制和實現(xiàn)端口狀態(tài)的轉(zhuǎn)化[3]。

對于系統(tǒng)的每個時鐘，每個端口都運行BMC算法，這個運算是連續(xù)不斷的，因此能適應(yīng)時鐘和端口的變化。通過仿真測試，BMC算法能實現(xiàn)對主時鐘的最優(yōu)選擇。

2.2 硬件時間戳的實現(xiàn)

時間戳標(biāo)記精度直接影響IEEE 1588協(xié)議的時鐘同步精度，給報文加時間戳有以下兩種方法：（1）報文由軟件處理時出現(xiàn)軟件時間戳；（2）報文實際到達(dá)或離開設(shè)備時出現(xiàn)硬件時間戳。以往使用軟件方式獲取的時間戳受操作系統(tǒng)和協(xié)議棧的延遲不確定性以及網(wǎng)絡(luò)傳輸延遲的不確定性的影響，導(dǎo)致時鐘同步精度較低。為了提高時間戳獲取精度，就必須盡量將時間戳標(biāo)記位置向網(wǎng)絡(luò)底層移。PTP協(xié)議將時間戳下移到介質(zhì)訪問控制（MAC）層 和 網(wǎng) 絡(luò) 物 理 （PHY）層之間的MII層，有效地提高了精度，如圖5所示。

IEEE1588V2.0中時間戳的表示為：

圖5 硬件時間戳標(biāo)記位置示意圖

Seconds Field表示時間戳的整秒部分，nanoseconds Field表示納秒部分，納秒的表示范圍為0≤|nanoseconds Field|≤109，并且，加入了一個新的數(shù)據(jù)類型——時間間隔數(shù)據(jù)類型。

時間間隔是一個64位有符號整型數(shù)，可以使時間分辨率達(dá)到納秒的1/216，提高了同步精度[2]。目前，IEEE 1588硬件時間戳的實現(xiàn)方案主要有：（1）通過FPGA實現(xiàn)支持IEEE1588的MAC；（2）采用美國國家半導(dǎo)體公司推出的具有IEEE 1588硬件支持功能的高精度以太網(wǎng)收發(fā)器；（3）選用支持IEEE 1588硬件時間戳功能的微處理器[4-6]。

2.3 本地時鐘同步（LCS）算法

LCS（Local Clock Synchronization）算法主要完成從時鐘的校準(zhǔn)。LCS算法包括兩個方面：（1）從時鐘設(shè)備需要加上時間偏差以調(diào)整絕對時間，使從時鐘在此時刻與主時鐘的系統(tǒng)時間完全一致；（2）從時鐘設(shè)備調(diào)整自身的時鐘頻率。與主時鐘的時鐘頻率保持一致。不能單靠調(diào)整絕對時間，因為時間偏差只在一定時期內(nèi)應(yīng)用，主從時鐘頻率的不一致會使調(diào)整后的從時鐘的時間向前或向后跳躍。因此，時鐘同步過程分兩步執(zhí)行：①如果時鐘偏差過大則應(yīng)調(diào)整系統(tǒng)絕對時間；②如果時鐘偏差較小則相應(yīng)的調(diào)整從時鐘的時鐘頻率。在調(diào)整系統(tǒng)時鐘頻率的過程中系統(tǒng)會變成控制環(huán)路，IEEE 1588從時鐘同步模型如圖6所示。

圖6 IEEE 1588從時鐘調(diào)節(jié)模型

主時鐘時間是參考輸入，而從時鐘時間是跟蹤主時鐘時間的輸出，時鐘偏差驅(qū)動從時鐘調(diào)節(jié)自身時鐘頻率。在控制策略上，選用改進(jìn)的PID控制器——變參數(shù)PID控制器，根據(jù)時鐘頻率調(diào)節(jié)次數(shù)的增加，通過非線性函數(shù)在線改變P、I、D控制參數(shù)的大小，以獲取滿意的控制性能。

3 影響同步性能的因素

（1）網(wǎng)絡(luò)時延的對稱性。IEEE 1588的路徑時延測量假設(shè)通信路徑時延是對稱的，可以通過增加網(wǎng)絡(luò)時延測量頻率，降低其影響。（2）時鐘的漂移和抖動特性。主時鐘的任何時變行為都會擾動該控制系統(tǒng)，導(dǎo)致穩(wěn)態(tài)和瞬態(tài)兩種誤差。因此，時鐘的漂移和抖動越低，則同步精度越高。（3）控制法則?？刂品▌t參數(shù)包括調(diào)節(jié)時間、超調(diào)量和穩(wěn)態(tài)誤差等，都將直接影響時鐘同步性能。（4）Sync報文的發(fā)送周期。發(fā)送周期越長，下一個Sync所觀察到的時間誤差越大。一般發(fā)送周期選為2 s，可以選擇減小周期來提高精度。（5）時鐘分辨率。本地時鐘的分辨率由時鐘頻率決定，最小的時間增量為時鐘信號的一個周期。可以考慮選用支持高時鐘頻率的CPU作為IEEE 1588時鐘同步的硬件。

4 時鐘同步精度測試

通過觀測輸出時鐘來測量時鐘同步，設(shè)定主時鐘和從時鐘在同一個頻率點上產(chǎn)生時鐘輸出信號，并在示波器上比較這兩個時鐘信號[4]。IEEE 1588同步性能測試硬件平臺如圖7所示。

圖7 同步性能測試裝置

本設(shè)計主處理器采用TI推出的內(nèi)置MAC功能的TMS320DM642芯片，PHY芯片選用美國國家半導(dǎo)體推出的以太網(wǎng)收發(fā)芯片DP83640，DP83640芯片內(nèi)置高精度IEEE 1588同步時鐘，可以在最靠近網(wǎng)線的位置獲取時間標(biāo)記，通過硬件執(zhí)行時間標(biāo)記，本系統(tǒng)同步報文發(fā)送周期可以設(shè)定。測試結(jié)果表明，在同步報文發(fā)送周期為2 s時，主、從設(shè)備之間的時鐘同步精度在200 ns以內(nèi)，而且縮小同步報文發(fā)送周期可以提高精度。系統(tǒng)達(dá)到了微妙級同步精度，可滿足智能變電站任何等級的時間精度要求，測試結(jié)果如表1所示。

IEEE 1588作為一種亞微秒級精度的分布式網(wǎng)絡(luò)時鐘同步方案，對智能變電站的建設(shè)具有重要意義。本文研究了IEEE 1588的原理及實現(xiàn)過程，對同步精度進(jìn)行了測量，實驗結(jié)果表明，該方案可滿足IEC 61850所有等級的對時精度要求。下一步將討論在利用IEEE 1588對時系統(tǒng)時，過程層網(wǎng)絡(luò)的組網(wǎng)方案。

表1 測試結(jié)果

[1]樊陳,倪益民,沈健，等.IEEE 1588在基于IEC 61850-9-2標(biāo)準(zhǔn)的合并單元中的應(yīng)用 [J].電力系統(tǒng)自動化，2011，35（6）：55-58.

[2] IEEE Std 1588-2008 Precision clock synchronization protocol for network measurement and control system[S].2008.

[3]楊佳順，李國華，錢幸存.精確時鐘協(xié)議的最優(yōu)主時鐘算法[J].計算機測量與控制，2011，19（9）：2269-2271.

[4]王康，胡永輝，馬紅皎.基于IEEE 1588的智能變電站同步技術(shù)[J].電力科學(xué)與技術(shù)學(xué)報，2011，26（3）：9-14.

[5]關(guān)世友，李智，胡聰.IEEE 1588協(xié)議硬件時間戳標(biāo)記電路設(shè)計 [J].計算機測量與控制，2011，19 （10）：2532-2535.

[6]楊傳順，呂文發(fā)，袁健.以太網(wǎng)精確時鐘協(xié)議的研究與實現(xiàn)[J].計算機測量與控制，2011，19（12）：3047-3049.