a-SiNx/nc-Si/a-SiNx雙勢壘結(jié)構(gòu)中的電荷隧穿和存儲效應*

王 祥 黃 銳 宋 捷 郭艷青 陳坤基 李 偉

1)(韓山師范學院物理與電子工程系，潮州 521041)

2)(南京大學物理系，南京 210093)

(2010年4月27日收到;2010年5月21日收到修改稿)

a-SiNx/nc-Si/a-SiNx雙勢壘結(jié)構(gòu)中的電荷隧穿和存儲效應*

王 祥1)2)?黃 銳1)宋 捷1)郭艷青1)陳坤基2)李 偉2)

1)(韓山師范學院物理與電子工程系，潮州 521041)

2)(南京大學物理系，南京 210093)

(2010年4月27日收到;2010年5月21日收到修改稿)

在等離子體增強化學氣相沉積系統(tǒng)中利用大氫稀釋逐層淀積技術制備nc-Si量子點陣列，用硅烷和氨氣混合氣體淀積氮化硅層，制備了a-SiNx/nc-Si/a-SiNx不對稱雙勢壘結(jié)構(gòu)，其中隧穿和控制a-SiNx層的厚度分別為3和20 nm.利用電導-電壓和電容-電壓測量研究結(jié)構(gòu)中的載流子隧穿和存儲特性.在同一樣品中觀測到由于電荷隧穿引起的電導峰和由于電荷存儲引起的電容回滯現(xiàn)象.研究結(jié)果表明，合理地選擇隧穿層和控制柵層的厚度，就能夠?qū)崿F(xiàn)載流子發(fā)生共振隧穿進入到nc-Si量子點中，并被保存在nc-Si量子點中.

nc-Si量子點，電導峰，存儲效應

PACS:73.63.Kv，73.40.Qv，73.43.Jn

1.引 言

近年來，半導體納米結(jié)構(gòu)研究引起了人們極大的興趣，特別是基于納米硅量子點的雙勢壘結(jié)構(gòu)研究.因為硅基結(jié)構(gòu)可以和現(xiàn)代微電子技術高度兼容，可以利用現(xiàn)有成熟的硅工藝制備出高質(zhì)量的納米器件結(jié)構(gòu)，以及由于在納米尺度下量子尺寸效應所產(chǎn)生的許多新奇的物理現(xiàn)象，使得這種結(jié)構(gòu)成為許多納米電子器件的基本結(jié)構(gòu)，因此引起人們的廣泛關注［1—8］.在這種結(jié)構(gòu)中，nc-Si量子點鑲嵌在絕緣層中，電荷通過隧穿效應隧穿過超薄的氧化層進入到nc-Si量子點中，達到控制閾值電壓的目的.其中作為電荷存儲介質(zhì)的nc-Si量子點的尺寸可以小到幾個納米，因此在室溫下，nc-Si量子點的量子尺寸效應就會表現(xiàn)得很明顯，使得這些納米器件可以在室溫下工作.目前，很多研究小組都在研究基于硅量子點的納米結(jié)構(gòu)器件，取得了很多令人振奮的研究成果.但是大部分研究工作都是利用寬帶隙的二氧化硅作為勢壘層，硅量子點鑲嵌在二氧化硅層中，形成 SiO2/nc-Si/SiO2雙勢壘結(jié)構(gòu)，而以氮化硅作為勢壘層的結(jié)構(gòu)，研究得相對較少.相對于二氧化硅絕緣層，氮化硅有著一些特有的特點，比如，氮化硅具有更高的機械強度，可以提高器件的穩(wěn)定性;較窄的帶隙使得隧穿過程更容易發(fā)生;介電常數(shù)和帶隙可以通過調(diào)節(jié)硅和氮的比例來控制;能制備出非常均勻的氮化硅膜等等.

本文主要研究以氮化硅作為勢壘層，nc-Si量子點鑲嵌在氮化硅層之間的不對稱雙勢壘結(jié)構(gòu)樣品，通過變頻電導-電壓(G-V)和電容-電壓(C-V)測量研究該結(jié)構(gòu)在室溫下的電荷共振隧穿和電荷存儲特性.研究結(jié)果表明，當隧穿層的厚度減小到一定程度時，此時如果襯底的費米能級在直流偏壓的調(diào)制下剛好和 nc-Si量子點中的一個能級相對齊時，這時載流子就會發(fā)生共振隧穿進入到 nc-Si中，同時引起結(jié)構(gòu)電容和電導的變化，導致出現(xiàn)電容峰和電導峰.上氮化硅層為控制柵層，厚度較厚，能夠有效阻止載流子向上電極的隧穿，使得載流子能夠很好地存儲在量子點中.因此合理地選擇隧穿層和控制柵層的厚度，就能夠?qū)崿F(xiàn)載流子發(fā)生共振隧穿進入到nc-Si量子點中，并被保存在nc-Si量子點中.

2.實 驗

制備量子點的方法有多種，如利用電子束曝光結(jié)合離子刻蝕直接在硅材料上制備納米顆粒和結(jié)構(gòu);用磁控濺射法、微波等離子淀積法、分子束外延的方法來制備量子點等等.本文采用的是在大氫稀釋的氣氛中逐層生長nc-Si量子點.在等離子增強化學氣相淀積(PECVD)系統(tǒng)中一次性原位淀積整個a-SiNx/nc-Si/a-SiNx不對稱雙勢壘結(jié)構(gòu)，從而減小了外界環(huán)境因素對結(jié)構(gòu)的影響，能夠得到質(zhì)量良好的納米結(jié)構(gòu).所用的襯底有n型硅(電阻率為2—5 Ω·cm)和石英襯底，其中 n型硅襯底用來測量 CV和G-V特性，而石英襯底用于Raman測量.襯底放入PECVD系統(tǒng)生長腔之前，經(jīng)過了標準的RCA(radio corporation of American)清洗，并且用稀釋的氫氟酸溶液(濃度為30%HF∶H2O=1∶10)漂去硅襯底上的天然氧化層.實驗中使用的射頻源的頻率為13.56 MHz，襯底溫度為250℃.在淀積整個結(jié)構(gòu)之前，為了減小界面態(tài)密度，我們首先對樣品進行等離子氮化處理，在硅襯底表面形成一層高質(zhì)量的超薄氮化硅層，厚度大約為1 nm［9］.之后再淀積一層厚度約為2 nm的氮化硅層，作為隧穿層.然后利用大氫稀釋氣氛下的逐層技術淀積一層厚度為5 nm的nc-Si量子點層.最后再淀積一層較厚的氮化硅層，厚度大約為20 nm，作為控制柵層.為了進行電學性質(zhì)的測量，利用真空熱蒸發(fā)技術，在樣品表面上制備鋁電極，在襯底背面蒸鋁，最后經(jīng)過合金化形成歐姆接觸.為了便于觀測 nc-Si量子點的形貌，在相同的生長條件下，我們制備了一些不含上控制SiNx層的樣品.

3.結(jié)果與討論

利用原子力顯微鏡(AFM)直接觀測了不含上控制層的樣品中nc-Si的形貌.圖1為樣品表面的AFM圖片，圖1(a)是清洗后的原始硅襯底表面圖像，圖1(b)為只淀積了隧穿氮化硅層和 nc-Si層的樣品的表面圖像，它直接反映了nc-Si量子點的形貌.從圖1看出，原始硅襯底的表面是平坦的.經(jīng)過生長后，nc-Si量子點緊密地排列在樣品表面上，nc-Si形狀基本上是球形的，尺寸分布也比較均勻.這說明利用逐層生長技術生長的薄膜中成功制備出nc-Si量子點.我們估算出 nc-Si量子點的密度大約為 2×1011cm－2，nc-Si晶粒的平均直徑為15 nm.有文獻報道，利用AFM觀測到的晶粒大小偏大，主要原因是AFM針尖的橫向放大效應引起的，橫向放大效應會使觀測的結(jié)果偏大一倍以上［10］.此外，nc-Si晶粒的表面還有可能有一些非晶成分的存在，這也會使 AFM圖像中 nc-Si晶粒偏大.

圖1 樣品表面的AFM圖像 (a)清洗后的原始硅襯底表面，(b)nc-Si晶粒的AFM表面圖像

我們還利用Raman散射光譜研究了石英襯底上的樣品，研究利用逐層生長技術制備的nc-Si薄膜的結(jié)晶情況和nc-Si量子點的情況，得到的譜線如圖2所示.從圖中可以看出，在516.9 cm－1波數(shù)處有一個明顯的結(jié)晶峰，其來源于樣品中 nc-Si晶粒中的橫向光學模(TO)的振動模式［11］，這說明利用逐層生長技術生長的薄膜樣品中的確存在nc-Si晶粒.在光譜的左側(cè)還有一個小的抬起，它對應于nc-Si薄膜中殘留的a-Si類橫向光學模聲子的散射.將Raman光譜進行高斯分峰，可以得到單晶硅尖銳的晶化峰(520 cm－1)和非晶硅彌散的非晶峰(480 cm－1)，利用公式

其中ρ0和ρm分別為Raman散射光譜經(jīng)高斯分峰得到的晶化峰和非晶化峰的面積，估算得到nc-Si薄膜的晶化比為40%.

此外，根據(jù)微觀粒子的動量和位置的測不準關系，以及單晶硅的聲子散射曲線，得到通過 Raman光譜來估算nc-Si晶粒平均尺寸的經(jīng)驗公式［12］

其中B=2.24 nm2/cm，Δω是晶化峰位置相對于單晶硅峰位的Raman位移.將圖2中的數(shù)據(jù)代入這個經(jīng)驗公式，可以估算薄膜中nc-Si晶粒的尺寸大約為5.3 nm.

圖2 逐層生長的nc-Si薄膜的Raman散射光譜

我們在室溫下利用Agilent 4284A precision LCR meter測量樣品的變頻率G-V特性，測試中所用的交流信號的幅度為20 mV，偏壓掃描方向是從電荷反型區(qū)掃描到電荷積累區(qū)，掃描的范圍是從 －3—+3 V.圖3為a-SiNx/nc-Si/a-SiNx結(jié)構(gòu)樣品在室溫下的變頻G-V測量結(jié)果，測量頻率從1 MHz到 10 KHz.從圖中可以看出，G-V曲線在反型區(qū)域出現(xiàn)一個明顯的電導峰，而且隨著頻率的增加，電導峰的高度逐漸增加.電導峰的位置基本不隨頻率而變化，說明電容峰的出現(xiàn)不是由于界面態(tài)而引起的.在電導-電壓測量中，所加的交流小信號使得nc-Si量子點能級和襯底之間不停地發(fā)生電子交換，nc-Si能級不停地俘獲和發(fā)射電子的過程中會引起交流能量損耗.當損耗達到最大值時，在電導曲線上會出現(xiàn)一個電導峰.當改變偏壓使得襯底的費米能級和量子點中的某一能級相平齊時，電子隧穿進入量子點的概率增加，這個時候，在外加小交流信號的作用下，襯底和量子點能級間發(fā)生電子交換，導致交流損耗的出現(xiàn)，電導值會增加.當改變偏壓使得襯底費米能級和nc-Si能級錯開時，電子隧穿概率降低，襯底和nc-Si量子點之間將很少有電子交換，這時候能量損耗減小，電導值降低，這樣隨著偏壓的變化將會在電導曲線上觀測到一個電導峰.因此圖3中的電導峰是由于電荷隧穿進入nc-Si量子點引起的.隨著頻率的增加，nc-Si能級俘獲和發(fā)射電子過程漸漸不能跟得上信號的變化，這會導致交流能量損耗增大，因此電導峰峰值隨著頻率的增加是逐漸增加的.

圖3 a-SiNx/nc-Si/a-SiNx結(jié)構(gòu)樣品在室溫下的變頻 G-V測量結(jié)果

為了研究a-SiNx/nc-Si/a-SiNx結(jié)構(gòu)中的電荷存儲效應，我們在高頻下(1 MHz)測量了樣品的C-V特性，采用double掃描模式，即偏壓掃描范圍從反型到積累區(qū)，然后再從積累區(qū)掃到反型區(qū).掃描范圍從低電壓(－1V

從圖4可看出，當掃描電壓比較小的時候，沒有出現(xiàn)回滯窗口，說明電荷存儲沒有發(fā)生.逐漸增加掃描電壓，電荷越來越多地注入到nc-Si量子點中，出現(xiàn)回滯窗口.從測量步驟可知，對于每一次測量，樣品首先被加上一個負電壓0.5 min，這時，空穴被注入到量子點中，使得平帶電壓向左移動，然后電壓從負電壓向正電壓方向掃描的過程中，這些注入的空穴在偏壓的作用下，逐漸被釋放出來，電子逐漸被注入到量子點中，電子的注入使得平帶電壓向右移動.然后電壓再從正電壓向負電壓方向掃描，在這個過程中，注入的電子又被逐漸釋放出來.所以上面得到的回滯窗口來源于空穴存儲和電子存儲的總和.從圖中還可以看出，當掃描電壓達到－7V

圖4 a-SiNx/nc-Si/a-SiNx結(jié)構(gòu)樣品在室溫下的變頻C-V測量結(jié)果

注入到nc-Si中的空穴或電子在沒有相對應的電壓保持的情況下，會由于熱擾動而逐漸地隧穿回到硅襯底中.這會改變結(jié)構(gòu)的能帶彎曲狀況，阻止其他的空穴或電子隧穿回到襯底中.隧穿回到襯底的空穴或電子越多，nc-Si中的空穴或電子隧穿回到襯底的概率就越小.因此隧穿概率應該和時間呈指數(shù)關系［13］.圖5為樣品的電容隨時間的變化關系.樣品在加上恒定電壓0.5 min后(－7 V對應于空穴，7 V對應于電子)，立即進行電容-時間測量.隨著時間的推移，nc-Si中的電子(空穴)逐漸回到襯底中，C-V曲線的平帶電壓不斷向左(右)移動，在測量電壓－1 V的位置，電容值逐漸減小(增大)，最終達到?jīng)]有電荷存儲時的電容值.圖4清楚地說明了載流子隧穿回到襯底的概率逐漸減少，使得平帶電壓的移動減小，最后趨于一恒定值，體現(xiàn)為指數(shù)關系.大約5000 s后，注入的空穴和電子基本上全部回到硅襯底中.

在文獻［14，15］的研究工作中，也觀測到電容峰和電導峰現(xiàn)象，但是電荷存儲引起的回滯窗口沒有被觀測到.同時在文獻［16］的樣品結(jié)構(gòu)中，由于電荷存儲引起的回滯窗口非常明顯，但是電荷隧穿引起的電容峰卻沒有被觀測到.在文獻［14，15］中，樣品的隧穿層和控制層厚度分別為2和5 nm.薄的隧穿層使得電子發(fā)生共振隧穿進入量子點的概率很大，因此能夠觀測到由此引起的電容峰現(xiàn)象.但是，控制層的厚度僅為5 nm，這使得nc-Si量子點中的電子在外加偏壓的作用下，有很大概率隧穿過控制層而到達鋁電極上，導致電子不能有效地存儲在nc-Si量子點中，因此觀測不到回滯窗口.而在文獻［16］中，隧穿層和控制層的厚度都為30 nm.在這樣的結(jié)構(gòu)中，襯底中的電子通過共振隧穿進入量子點的概率很小，只能在大偏壓下通過F-N隧穿機理進入量子點，因此電容峰和電導峰現(xiàn)象不容易被觀測到.由于隧穿層和控制層的厚度都很厚，因此電子能夠很好地存儲在量子點中，出現(xiàn)較大的電容回滯窗口.我們的樣品結(jié)構(gòu)的隧穿氮化硅層和控制氮化硅層的厚度分別為3和20 nm.這樣電荷能夠很容易地穿過隧穿層進入到量子點中，較厚的控制層使得這些進入量子點的電荷不可能向上電極泄漏，而是被保存在量子點中，因此電導峰現(xiàn)象和電荷存儲現(xiàn)象可以同時在我們的樣品結(jié)構(gòu)中被觀測到.

圖5 外加恒定電壓后電容隨時間的變化 測量電壓為－1 V

4.結(jié) 論

利用PECVD技術結(jié)合大氫稀釋逐層淀積技術制備了a-SiNx/nc-Si/a-SiNx不對稱雙勢壘結(jié)構(gòu).利用Raman散射光譜，觀測到明顯的位于516.9 cm－1左右的Si的晶化峰，證實了nc-Si量子點在樣品中的存在.利用原子力顯微鏡直接觀測了nc-Si量子點的表面形貌，估算出nc-Si晶粒的大小為5 nm，密度為2×1011cm－2.利用 C-V和 G-V測量方法研究nc-Si量子點陣列 a-SiNx/nc-Si/a-SiNx不對稱雙勢壘結(jié)構(gòu)中電荷共振隧穿引起的電導峰和電荷存儲現(xiàn)象.通過與文獻對比，研究了隧穿層和控制層厚度對電子共振隧穿引起的電導峰和電荷存儲的影響，解釋了我們樣品中能夠同時觀測到電導峰和電荷存儲引起的電容回滯窗口的原因是源于合適的隧穿層和控制層厚度.隧穿層厚度較薄使得電荷很容易隧穿進入到量子點中，較厚的控制層厚度使得電荷不可能向電極泄漏，而是存儲在nc-Si中.

［1］Huang R，Wang D Q，Ding H L，Wang X，Chen K J，Xu J，Guo Y Q，Song J，Ma Z Y 2010Opt.Express18 1144

［2］Ashoori R C 1996Nature379 413

［3］Jia R，Li Z G，Liu M，Long S B，Lü J，Shi Y，Wang S Y 2007Chin.Phys.16 795

［4］Ding H L，Liu K，Wang X，F(xiàn)ang Z H，Huang J，Yu L W，Li W，Huang X F，Chen K J 2008Acta Phys.Sin.57 4482(in Chinese)［丁宏林、劉 奎、王 祥、方忠慧、黃 健、余林蔚、李 偉、黃信凡、陳坤基 2008物理學報 57 4482］

［5］Chen G，Hou X Y，Huang R，Liu C，Wang Y Y，Yu B，Zhang X 2008Chin.Phys.B 17 685

［6］Xu J，Chen K J，F(xiàn)eng D，Miyazaki S，Hirose M 1996Solid State Commun.99 269

［7］Zhang S K，Zhu H J，Lu F，Jiang Z M，Wang X 1998Phys.Rev.Lett.80 3340

［8］Yu W，Li Y C，Ding W G，Zhang J Y，Yang Y B，F(xiàn)u G S 2008Acta Phys.Sin.57 3661(in Chinese)［于 威、李亞超、丁文革、張江勇、楊彥斌、傅廣生2008物理學報 57 3661］

［9］Song J，Wang J M，Yu L W，Huang X F，Li W，Chen K J 2007Res.Prog.Solid State Electron.27 468(in Chinese)［宋 捷、王久敏、余林蔚、黃信凡、李 偉、陳坤基2007固體電子學研究與進展27 468］

［10］Hirano Y，Sato F，Aihara S，Saito N，Miyazaki S，Hirose M 2001Appl.Phys.Lett.79 2255

［11］Wang Q，Yue G Z，Li J，Han D 2000Solid State Commun113 175

［12］Montelius L，Tegenfeldt J O 1993Appl.Phys.Lett.62 2628

［13］Huang S，Banerjee S，Tung R T，Oda S 2003J.Appl.Phys.93 576

［14］Wu L C，Dai M，Huang X F，Li W，Chen K J 2004J.Vac.Sci.Technol.B 22 678

［15］Wu L C，Huang X F，Shi J J，Dai M，Qiao F，Li W，Xu J，Chen K J 2003Thin Solid Films425 221

［16］Dai M，Chen K，Huang X F，Wu L C，Chen K J 2004J.Appl.Phys.95 640

PACS:73.63.Kv，73.40.Qv，73.43.Jn

Tunnelling and storage of charges in a-SiNx/nc-Si/a-SiNxstructures*

Wang Xiang1)2)?Huang Rui1)Song Jie1)Guo Yan-Qing1)Chen Kun-Ji2)Li Wei2)
1)(Department of Physics and Electronic Engineering，Hanshan Normal University，Chaozhou 521041，China)
2)(Department of Physics，Nanjing University，Nanjing 210093，China)
(Received 27 April 2010;revised manuscript received 21 May 2010)

The a-SiNx/nc-Si/a-SiNxsandwiched structures are fabricated in a plasma enhanced chemical vapour deposition(PECVD)system on n-type Si substrate.The nc-Si layer in thickness of 5 nm is fabricated from hydrogen diluted silane gas by layer-by-layer deposition technique.The thicknesses of tunnel and control SiNxlayer are 3 nm and 20 nm，respectively.Conductance-voltage and capacitance-voltage measurements are used to study the charges tunnelling and storage in the sandsiched structures.Distinct frequency-dependent conductance peaks due to charges tunneling into the nc-Si dots and capacitance-voltage hysteresis characteristic due to charges storage in the nc-Si dots are observed in the same sample.The experimental results demonstrate that by controlling the thickness of tunnel and control SiNxlayers charges can be loaded onto nc-Si dots via tunnelling and be stored in a-SiNx/nc-Si/a-SiNxstructures.

nc-Si dots，conductance peak，storage

*國家自然科學基金(批準號:60806046，10947106)、廣東省自然科學基金(批準號:8152104101000004)和廣東高校優(yōu)秀青年創(chuàng)新人才培育項目(批準號:LYM09101)資助的課題.

*Project supported by the National Natural Science Foundation of China(Grant Nos.60806046，10947106)，the Natural Science Foundation of Guangdong Province of China(Grant No.8152104101000004)and the Innovation Program of Young Teacher of Guangdong Province of China(Grant No.LYM09101).