基于記憶電阻的Chua混沌電路的實(shí)現(xiàn)及動(dòng)態(tài)性能分析

齊愛學(xué),卞 麗,李衛(wèi)兵

(濱州學(xué)院物理與電子科學(xué)系,山東濱州256600)

基于記憶電阻的Chua混沌電路的實(shí)現(xiàn)及動(dòng)態(tài)性能分析

齊愛學(xué),卞 麗,李衛(wèi)兵

(濱州學(xué)院物理與電子科學(xué)系,山東濱州256600)

提出利用磁通量控制的記憶電阻和1個(gè)負(fù)電導(dǎo)來替代典型蔡氏混沌電路的非線性電阻,并對改進(jìn)后電路的理論推導(dǎo)、數(shù)值仿真、分岔圖、lyapunov指數(shù)譜等系統(tǒng)的基本動(dòng)力學(xué)特性進(jìn)行分析,結(jié)果顯示,該系統(tǒng)可由馬蹄混沌吸引子過渡為雙渦卷混沌吸引子,混沌行為更為復(fù)雜。最后,利用FPGA技術(shù)實(shí)現(xiàn)了該電路,實(shí)驗(yàn)結(jié)果表明,該系統(tǒng)能夠產(chǎn)生混沌吸引子。

記憶電阻;蔡氏混沌電路;混沌吸引子;FPGA電路

記憶電阻做為電路的第4個(gè)基本電路元件,1971年被LEON O.CHUA提出[1],2008年5月Williams[2]等人在實(shí)驗(yàn)室證實(shí)了記憶電阻后,其應(yīng)用價(jià)值引起了國內(nèi)外許多學(xué)者的興趣[3-7],發(fā)現(xiàn)利用記憶電阻的數(shù)字工作方式,可以作為非易失性阻抗存儲器(RRAM);利用記憶電阻的模擬工作模式,可以制作新型的模擬式計(jì)算機(jī)。

近來,蔡少棠采用1個(gè)特性曲線為單調(diào)上升且分段線性的非線性記憶電阻替換蔡氏振蕩器中的蔡氏二極管,導(dǎo)出了一系列基于記憶電阻的振蕩器電路[3-4];包伯成采用1個(gè)由光滑3次單調(diào)上升的非線性函數(shù)來描述的記憶電阻替換蔡氏二極管,獲得1個(gè)年Bharathwaj Muthuswanmy利用模擬電子電路硬件實(shí)現(xiàn)了記憶電阻蔡氏混沌電路[5]。記憶電阻在混沌電路中的應(yīng)用實(shí)現(xiàn)成為國內(nèi)外許多專家研究的熱點(diǎn)。

混沌和超混沌理論的研究和應(yīng)用是近年來國內(nèi)外許多專家研究的熱點(diǎn),利用記憶電阻實(shí)現(xiàn)混沌電路成為近來人們研究的熱點(diǎn)[5,7-9]。目前的研究只是利用Matlab仿真實(shí)現(xiàn)記憶電阻混沌信號的產(chǎn)生,本文提出通過FPGA對記憶電阻蔡氏混沌電路硬件實(shí)現(xiàn),根據(jù)記憶電阻的結(jié)構(gòu),利用磁通量控制的記憶電阻來替代典型蔡氏電路的非線性電路,并對替換后的電路進(jìn)行了動(dòng)力學(xué)分析,通過分析發(fā)現(xiàn),該系統(tǒng)僅存在1個(gè)平衡點(diǎn),且該平衡點(diǎn)是1個(gè)不穩(wěn)定的鞍焦點(diǎn)。通過數(shù)值仿真驗(yàn)證,該系統(tǒng)隨著參數(shù)的變化,相平面軌跡由馬蹄混沌吸引子過渡到雙渦卷混沌吸引子。混沌行為不同于其他動(dòng)力學(xué)系統(tǒng)[10-12],混沌行為更為復(fù)雜。

1 記憶電阻實(shí)現(xiàn)的基本的Chua's混沌電路

記憶電子是1個(gè)無源二端電子器件,兩端的電壓u和流經(jīng)記憶電阻的電流i滿足如下關(guān)系[1]:

其中M(q)稱為記憶電阻,W(φ)稱為記憶電導(dǎo)。定義為:

上式表示函數(shù)φ(q)和q(φ)的斜率,M(q)和W(φ)稱為記憶電阻的本構(gòu)關(guān)系。

非線性記憶電阻滿足單調(diào)遞增和逐段線性的特點(diǎn),即滿足如下關(guān)系式:

式中α,β>0,則

圖1 Chua's混沌電路模型Fig.1 Chua's chaotic circuit

對典型的蔡氏混沌電路如圖1(a)所示對其電路進(jìn)行修改,用磁通量控制的記憶電阻來代替蔡氏混沌電路中的非線性電阻,并在電路中增加一個(gè)負(fù)電導(dǎo)G,如圖1(b)所示,得如下微分方程:

式中

在系統(tǒng)(7)滿足上述參數(shù)情況下,在初始條件為(0,0.3,0,0)時(shí),系統(tǒng)的相平面軌跡雙渦卷的混沌吸引子,對應(yīng)的相平面軌跡和時(shí)序圖見圖2。

圖2 記憶電阻蔡氏混沌電路相平面軌跡及時(shí)序圖Fig.2 Phase portrait and time series of memristor Chua’s chaotic circuit

2 系統(tǒng)的動(dòng)力學(xué)分析

2.1 平衡點(diǎn)及穩(wěn)定性分析

對系統(tǒng)(7)的動(dòng)力學(xué)特性進(jìn)行分析,發(fā)現(xiàn)該系統(tǒng)僅存在1個(gè)平衡點(diǎn)為:A={(x,y,z,u)|x=y=z=0,u= cons tant},在平衡點(diǎn)A處對系統(tǒng)(7)進(jìn)行線性化,得到系統(tǒng)的Jacobian矩陣為:

式中,a,b,c,d是常數(shù),當(dāng)|u|>1時(shí),w(u)=0.8;當(dāng)|u|< 1時(shí),w(u)=0.4。

令det(J-λE)=0,解得Jacobian矩陣有2組相應(yīng)的特征根;

當(dāng)|u|>1時(shí),解得相應(yīng)的特征根為ρ1=0,ρ2,3= 0.078 7±2.846 6i,ρ3=-4.507 3

當(dāng)|u|<1時(shí),解得相應(yīng)的特征根為ρ1=0,ρ2,3= -1.278 0±2.450 5i,ρ3=2.206 0

有特征根可知,該系統(tǒng)在平衡點(diǎn)A處是1個(gè)不穩(wěn)定的鞍焦點(diǎn)。

2.2 系統(tǒng)的耗散性和吸引子存在性分析

參數(shù)a=10,b=1.5,c=13,d=0.35時(shí),系統(tǒng)以指數(shù)形式收斂:

當(dāng)t→∞時(shí),混沌軌跡的的每個(gè)體積元以指數(shù)率-0.35或-4.35收縮到0,所有系統(tǒng)軌跡線最終會被限制在一個(gè)體積為0的集合上,其漸進(jìn)運(yùn)動(dòng)將被固定在1個(gè)吸引子上。

3 分岔分析

隨著系統(tǒng)參數(shù)的改變,系統(tǒng)平衡點(diǎn)的穩(wěn)定性將會發(fā)生變化,從而使得系統(tǒng)也將處于不同的狀態(tài)。通過Lyapunov指數(shù)譜圖和分岔圖,如圖3(a)和(b)所示,可以很直觀的分析出系統(tǒng)參數(shù)變化時(shí)系統(tǒng)狀態(tài)的變化情況。

圖3 系統(tǒng)的分岔圖和Lyapunov指數(shù)圖Fig.3 Lyapunov exponent spectrum and bifurcation diagram of system

圖4 a=10,c=12,d=0.35下,b∈(0.78:1.695),系統(tǒng)的相平面軌跡Fig.4 the phase portrait of system witha=10,c=12,d=0.35 andb∈(0.78:1.695)

固定參數(shù)a=10,c=13,d=0.35,在初始條件為(0,0.3,0,0)時(shí),系統(tǒng)隨參數(shù)b變化時(shí),可以看出,該系統(tǒng)在參數(shù)b∈(0.78～0.806)之間,該系統(tǒng)是周期的,系統(tǒng)的相平面軌跡為極限環(huán),如圖4(a),系統(tǒng)存在多個(gè)周期窗口,b∈(1.13～1.16)∪(1.21～1.23)∪(1.25～1.33)。參數(shù)b∈(0.807～1.12)之間,系統(tǒng)是擬周期的,系統(tǒng)的相平面軌跡如圖4(b)所示;參數(shù)b∈(1.33～1.365)時(shí),在短暫的時(shí)間內(nèi),系統(tǒng)的相平面軌跡是馬鞍形狀的混沌吸引子,如圖4(c)所示;當(dāng)參數(shù)b=1.365 4時(shí),有馬鞍形混沌吸引子向雙渦卷混沌吸引子過渡,相平面軌跡如圖4(d)所示;當(dāng)參數(shù)b∈(1.365 5～1.695)系統(tǒng)的相平面軌跡時(shí)雙渦卷的混沌吸引子,如圖2(a)～(c)所示。在參數(shù)為a=10,c=13,d=0.35,b=1.43時(shí),系統(tǒng)具有較大的正Lyapunov指數(shù),其值為L1= 0.282 4。

4 記憶電阻蔡氏混沌電路FPGA硬件實(shí)現(xiàn)

近來,Bharathwaj Muthuswanmy利用模擬電路實(shí)現(xiàn)記憶電阻蔡氏混沌電路產(chǎn)生混沌吸引子[5],本文利用數(shù)字電路中的FPGA技術(shù)來實(shí)現(xiàn)記憶電阻蔡氏混沌電路。該電路所使用的開發(fā)平臺是AL TERA公司開發(fā)的QUARTUS II 7.0和DSPBUILDER 7.0。該軟件開發(fā)平臺的主要特點(diǎn)就是能夠直接利用Simulink來調(diào)用DSP Builder庫中的各個(gè)單元,從而便于電路模塊化設(shè)計(jì)和FPGA硬件實(shí)現(xiàn)[6]。

由于本電路是針對數(shù)字信號進(jìn)行處理的,這就要求首先要對連續(xù)時(shí)間系統(tǒng)(7)進(jìn)行離散化處理,得離散化后的差分方程[11]:

式中各個(gè)參數(shù)仍然等同于系統(tǒng)(7)的參數(shù),τ為離散采樣時(shí)間步長,本文選取τ=0.001。

為了用FPGA技術(shù)實(shí)現(xiàn)系統(tǒng)(11),如圖5所示。首先利用DSP Builder創(chuàng)建1個(gè)MDL文件,經(jīng)仿真驗(yàn)證滿足設(shè)計(jì)需要后,經(jīng)信號編譯器(Signal Compiler)將MDL文件轉(zhuǎn)換為VHDL文件和QPF文件,再對QPF文件進(jìn)行分析、綜合和編譯,通過J TAG端口將代碼下載到型號為EP2C35F484C8的芯片中,經(jīng)D/A轉(zhuǎn)換器,將FPGA輸出的數(shù)字信號轉(zhuǎn)換成模擬信號,用示波器觀測記憶電阻蔡氏混沌電路中的混沌吸引子如圖6所示。通過比較FPGA硬件實(shí)驗(yàn)結(jié)果和仿真實(shí)驗(yàn)結(jié)果,實(shí)驗(yàn)結(jié)果符合的很好。

圖5 記憶電阻蔡氏混沌電路的FPGA實(shí)現(xiàn)Fig.5 FPGA implementation of memristor chua’s chaotic circuit

圖6 FPGA實(shí)現(xiàn)的記憶電阻蔡氏混沌相平面軌跡Fig.6 Phase portrait of memristor chua's chaos based on FPGA implmentation

5 結(jié)語

本文提出利用磁通量控制的記憶電阻和1個(gè)負(fù)電導(dǎo)替代典型蔡氏混沌電路中的非線性電阻元件,得到1個(gè)新的混沌系統(tǒng),通過對其動(dòng)力學(xué)特性分析、數(shù)值仿真、FPGA硬件實(shí)現(xiàn)顯示,該系統(tǒng)能夠產(chǎn)生短暫的馬蹄形混沌吸引子和雙渦卷混沌吸引子,系統(tǒng)的混沌行為更為復(fù)雜,可以用來產(chǎn)生混沌序列,應(yīng)用于通信保密和圖像加密等領(lǐng)域。

[1] Leon O.CHUA.Memristor—the missing circuit element[J].IEEE Transactions on Circuit Theory,1971,CT-18(5):507-519.

[2] Dmitri B.Strukov,Gregory S.Snider,et al.The missing memristor found[J].Nature,2008,453(1):80-83.

[3] Wang Xiao-bin,Chen Yiran,Li Hai,et al.Spinteonic memristor throungh spin-torque-induced magnetization motion[J].IEEE E-lectron Device Letters,2009,30(3):294-297.

[4] Yang J J,Pickett M D,Li X,et al.Memristor switching mechanism for metal/oxide/metal nanodevices[J].Nature Nano-technology,2009(3):429-433.

[5] Bao Bo-heng,Liu Zhong,Xu Jianping.Transient chaos in smooth memristor oscillator[J].Chin Phys B,2010,3(19):0305101-0305106.

[6] Ding Qun,Pang Jing,Fang Jin-qing,et al.Designing of chaotic system output sequence circuit based on FPGA and its Applications in Network[J].International Journal of Innovative Computing, Information and Control,2007,3(2):449-456.

[7] Yuriy V,Pershin,Massimiliano Di Vertra.Memristive circuits simulate memcapacitors and meminductor[J].Physics.ins-det,2009,10 (1):1-2.

[8] Makoto Itoh,Leon O.Chua Memristor oscillators[J].International Journal of Bifurcation and Chaos,2008,18(11):3183-3206.

[9] Bharathwaj Muthuswanmy,Pracheta Kokate.Memristor based chaotic circuits[J].IETE Technical Review,2009,26(6):417-429.

[10] Bharathwaj Muthuswanmy.Implementing memristor based chaotic circuits[R].Technical Report No.UCB/EECS-2009-156, 2009,11:1-11.

[11] Wang Guangyi,He Hailian.A new rosslor hyperchaotic system and its realization with systematic circuit parameterdesign[J]. Chin Phys B,2008,17(11):4014-4121.

[12] Wang Guangyi,Bao Xulei,Wang Zhonglin.Design and FPGA implementation of a new hyperchaotic system[J].Chin Phys B, 2008,17(10):3596-3607.

Abstract: The paper presents a new oscillator,which is derived from Chua’s oscillator by replacing Chua’s diode with a fluxed-controlled memristor and a negative conductance.The basic dynamical properties of the improved circuit are analyzed via theoretical analysis and numerical simulation using the Lyapunov exponent spectrum and bifurcation diagram.The results shown that the system can turn from the 2-scroll chaotic attractor chaotic attractor to saddle chaotic attractor,which chaotic behaviors are more complex.The circuit is designed and realized based on FPGA(field programmable gate array).Comparing the experimental results with the numerical simulation,the two are the very same,and be able to generate chaotic attractor.

Key words: memristor;Chua's chaotic circuit;chaotic attractor;FPGA circuit

責(zé)任編輯 陳呈超

Realization of Chua's Chaotic Circuit Based on the Memristor and Dynamic Performance Analysis

QI Ai-Xue,BIAN Li,LI Wei-Bing
(Department of Physics and Electronic Science Binzhou University,Binzhou 256600,China)

TN901

A

1672-5174(2011)06-119-06

國家自然科學(xué)基金項(xiàng)目(30400335)資助

2010-07-15;

2011-03-19

齊愛學(xué)(1974-),女,副教授。E-mail:aixuebz@126.com