導(dǎo)彈測(cè)試系統(tǒng)中的高速數(shù)據(jù)傳輸技術(shù)研究

王志, 吳紅芳

摘 要：導(dǎo)彈舵機(jī)測(cè)試要求具有高效率、大批量的連續(xù)數(shù)據(jù)傳輸能力，且總體測(cè)試的復(fù)雜性和參與測(cè)試部件不斷增加，所以必須從硬件結(jié)構(gòu)研究高速數(shù)據(jù)傳輸技術(shù)，同時(shí)緩解系統(tǒng)資源消耗壓力。研究DMA、緩存、同步觸發(fā)等高速數(shù)據(jù)傳輸技術(shù)，基于這些技術(shù)構(gòu)建高速測(cè)試系統(tǒng)，并應(yīng)用于某型導(dǎo)彈舵機(jī)頻率特性測(cè)試及總體測(cè)試。理論研究及其應(yīng)用表明，構(gòu)建的高速測(cè)試系統(tǒng)具有數(shù)據(jù)流量大，傳輸效率高，系統(tǒng)資源消耗低，信號(hào)處理速度快等優(yōu)點(diǎn)，可以滿足導(dǎo)彈測(cè)試的數(shù)據(jù)傳輸要求，也可應(yīng)用于其他有高速數(shù)據(jù)傳輸要求的系統(tǒng)。

關(guān)鍵詞：舵機(jī)測(cè)試； 定時(shí)器； 數(shù)據(jù)采集； 緩存； DMA； 同步觸發(fā)

中圖分類號(hào)：TN914-34

文獻(xiàn)標(biāo)識(shí)碼：A

文章編號(hào)：1004-373X(2011)09-0017-04

Technology of High-speed Data Transmission in Missile Test System

WANG Zhi1, WU Hong-fang2

(1. Computer Science and Engineering College, Xian Technological University, Xian 710032, China;

2. Luoyang Optoelectro Technology Development Center, Luoyang 471009, China)

Abstract：

Missile actuator test requires continuous data transmission capability with high efficiency and huge quantity, and its complexity and participating parts in general test increases gradually, so the high-speed data transmission technology must be studied from hardware while system resources consumption can be alleviated. The technologies of DMA, buffer and synchronous trigger in high-speed data acquisition system are researched. Based on them, the high-speed test principle is studied and applied to some missile actuator test The theory and application indicate that the constructed high-speed test system can meet the requirements of mass data flow, high transmission efficiency, low resources consumption and high-speed signal processing, and it can be used to other systems with high-speed data transmission.

Keywords： actuator test; timer; data acquisition; buffer; buffer; DMA; synchronous trigger

0 引 言

高速數(shù)據(jù)傳輸指高速的數(shù)據(jù)采集與激勵(lì)，即要對(duì)測(cè)試對(duì)象的輸出進(jìn)行高速采集，同時(shí)還要把激勵(lì)信號(hào)高速發(fā)送給測(cè)試對(duì)象。傳統(tǒng)正弦掃頻頻域測(cè)試法，測(cè)試精度高但效率很低?；谡{(diào)頻脈沖掃頻和FFT頻譜分析的頻率特性測(cè)試技術(shù)能夠在保證測(cè)試精度的情況下提高測(cè)試效率，可以在數(shù)秒鐘之內(nèi)完成頻率特性的測(cè)試和計(jì)算［1］，但調(diào)頻脈沖掃頻要求高速數(shù)據(jù)傳輸，因此必須從硬件角度提高數(shù)據(jù)采集與激勵(lì)的速度，即實(shí)現(xiàn)高速數(shù)據(jù)傳輸。Windows是多任務(wù)操作系統(tǒng)，開(kāi)發(fā)平臺(tái)提供的定時(shí)器精度低，完全不能滿足高速數(shù)據(jù)傳輸?shù)囊螅?］。多媒體定時(shí)器可以實(shí)現(xiàn)1 ms精度的定時(shí)，適用于舵機(jī)時(shí)域特性測(cè)試，但用于頻域特性測(cè)試精度還不夠。

DMA是提高數(shù)據(jù)傳輸效率的高效I/O技術(shù)，是高速數(shù)據(jù)采集系統(tǒng)中常用的數(shù)據(jù)傳送方法，在并行、大數(shù)據(jù)量處理方面具有較大優(yōu)勢(shì)，能有效緩解主機(jī)CPU的處理壓力，加速執(zhí)行效率［3］，實(shí)現(xiàn)并行多路高速數(shù)據(jù)采集［4］，可同時(shí)對(duì)模擬信號(hào)、串行信號(hào)和并行信號(hào)進(jìn)行實(shí)時(shí)采集［5-6］，從而極大地提高應(yīng)用系統(tǒng)的性能［7-8］。

緩存技術(shù)是又一項(xiàng)實(shí)現(xiàn)高速數(shù)據(jù)傳輸?shù)牟呗?，常?jiàn)的緩存技術(shù)有單緩存及雙緩存技術(shù)。緩存技術(shù)已經(jīng)成為提高數(shù)據(jù)傳輸效率，實(shí)現(xiàn)高速大批量數(shù)據(jù)傳輸?shù)谋匾夹g(shù)，已成功應(yīng)用于連續(xù)無(wú)丟失數(shù)據(jù)采集［9-10］和連續(xù)大批量數(shù)據(jù)采集［11-12］系統(tǒng)，保證了數(shù)據(jù)分析與故障檢測(cè)的效率和精度。

舵機(jī)是導(dǎo)彈飛行控制的重要部件，頻率特性是導(dǎo)彈發(fā)射前測(cè)試的重要內(nèi)容，由于傳統(tǒng)頻率特性測(cè)試方法效率低，無(wú)法滿足發(fā)射前高效率高精度的測(cè)試要求。本文綜合研究了緩存、DMA、同步觸發(fā)等技術(shù)原理，并利用這些技術(shù)構(gòu)建了高速測(cè)試系統(tǒng)。理論研究和實(shí)例應(yīng)用表明，構(gòu)建的高速測(cè)試系統(tǒng)具有數(shù)據(jù)流量大，傳輸效率高，系統(tǒng)資源消耗低，信號(hào)處理速度快等優(yōu)點(diǎn)，能夠解決導(dǎo)彈發(fā)射前舵機(jī)頻率特性的測(cè)試難題，可以應(yīng)用于各類導(dǎo)彈測(cè)試系統(tǒng)。

1 高速測(cè)試原理

Windows系統(tǒng)是多任務(wù)操作系統(tǒng)，定時(shí)精度低，無(wú)法實(shí)現(xiàn)多部件、多指標(biāo)的復(fù)雜導(dǎo)彈自動(dòng)化測(cè)試系統(tǒng)連續(xù)大數(shù)據(jù)量的高速實(shí)時(shí)數(shù)據(jù)傳輸與處理。DMA技術(shù)和緩存技術(shù)把數(shù)據(jù)傳輸?shù)娜蝿?wù)交由DMA控制器完成，大大減輕了測(cè)試計(jì)算機(jī)的CPU壓力，同時(shí)降低了內(nèi)存消耗。利用FFT技術(shù)對(duì)輸入輸出數(shù)據(jù)進(jìn)行處理，可以高效地獲得測(cè)試對(duì)象的頻率特性，并由此計(jì)算出各頻域指標(biāo)。基于DMA技術(shù)、緩存技術(shù)和FFT技術(shù)構(gòu)建的高速測(cè)試系統(tǒng)如圖1所示，系統(tǒng)包括兩個(gè)部分：數(shù)據(jù)傳輸和數(shù)據(jù)處理。

圖1 高速測(cè)試系統(tǒng)原理

數(shù)據(jù)傳輸旨在從硬件上構(gòu)建高速測(cè)試系統(tǒng)的物理基礎(chǔ)，實(shí)時(shí)、快速、無(wú)丟失地把數(shù)據(jù)傳輸?shù)綔y(cè)試系統(tǒng)。數(shù)據(jù)傳輸包括激勵(lì)和采集兩部分，即D/A和A/D部分。測(cè)試系統(tǒng)首先離散化激勵(lì)信號(hào)，通過(guò)驅(qū)動(dòng)程序接口把數(shù)據(jù)預(yù)先注入在激勵(lì)緩存(AO RAM)中。測(cè)試開(kāi)始時(shí)，測(cè)試系統(tǒng)對(duì)D/A和A/D進(jìn)行同步觸發(fā)，開(kāi)始D/A轉(zhuǎn)換和A/D轉(zhuǎn)換。同時(shí)激勵(lì)端DMA開(kāi)始把RAM中的激勵(lì)信號(hào)傳送到板上FIFO中，由D/A進(jìn)行轉(zhuǎn)換；采集端DMA把A/D輸出在FIFO的數(shù)據(jù)放入采集緩存(AI RAM)中，由測(cè)試系統(tǒng)獲取。

數(shù)據(jù)處理部分從測(cè)試系統(tǒng)的Buffer里讀取數(shù)據(jù)，使用FFT算法獲取測(cè)試對(duì)象的頻率特性，進(jìn)而計(jì)算各種頻域指標(biāo)；由于采集的是時(shí)域數(shù)據(jù)，時(shí)域指標(biāo)不需要進(jìn)行復(fù)雜的算法處理即可獲得。FFT是離散傅里葉變換的快速算法，是頻譜分析的有效工具。

2 DMA控制

主機(jī)與外設(shè)間通信有三種基本方式：可編程I/O，中斷I/O和DMA。前兩種方式通常用于小數(shù)據(jù)量的低速傳輸，而DMA則適合于高速連續(xù)的大塊數(shù)據(jù)量傳輸。DMA方式在外設(shè)和內(nèi)存間建立直接的通道，CPU不再直接參加外設(shè)和內(nèi)存間的數(shù)據(jù)傳輸［6］。

DMA傳輸時(shí)，CPU把地址、數(shù)據(jù)和控制線的管理權(quán)交給DMA控制器進(jìn)行控制；完成一次DMA數(shù)據(jù)傳輸后，再將控制權(quán)交還給CPU。這些工作由硬件自動(dòng)實(shí)現(xiàn)，不需要程序進(jìn)行控制。這樣就可以在大批量數(shù)據(jù)傳輸時(shí)，減少對(duì)CPU資源的占用,提升系統(tǒng)的性能。

對(duì)于信號(hào)發(fā)生和數(shù)據(jù)采集任務(wù)(如圖2所示)，DMA與CPU協(xié)同工作的過(guò)程如下：信號(hào)發(fā)生時(shí)，CPU把測(cè)試系統(tǒng)生成的激勵(lì)信號(hào)(RAM中)存入緩存中，DMA取得控制權(quán)后，把緩存數(shù)據(jù)導(dǎo)入FIFO，隨時(shí)準(zhǔn)備D/A輸出；數(shù)據(jù)采集時(shí)，DMA把A/D輸出在FIFO中的信號(hào)傳輸?shù)骄彺嬷?，CPU取得控制權(quán)后，把緩存的數(shù)據(jù)讀取出來(lái)寫(xiě)入內(nèi)存(RAM中)供測(cè)試系統(tǒng)使用。

圖2 DMA工作原理

DMA作為直接內(nèi)存訪問(wèn)技術(shù)，是外部設(shè)備與內(nèi)存通信的一種機(jī)制，必須靠DMA控制器即DMAC來(lái)實(shí)現(xiàn)和完成。DMAC模塊掛接在系統(tǒng)總線上，是實(shí)現(xiàn)DMA功能的核心部件。為了實(shí)現(xiàn)一次完整的測(cè)試任務(wù)，DMA和CPU需要來(lái)回交換多次總線控制權(quán)，以不斷實(shí)現(xiàn)和完成各自的功能與任務(wù)。

3 緩存技術(shù)

常用的緩存技術(shù)有FIFO技術(shù)，單緩存技術(shù)和雙緩存技術(shù)等。FIFO技術(shù)常見(jiàn)于隊(duì)列數(shù)據(jù)結(jié)構(gòu)、各種數(shù)據(jù)采集卡和信號(hào)發(fā)生器中，實(shí)現(xiàn)數(shù)據(jù)先入先出邏輯。對(duì)于高速數(shù)據(jù)傳輸技術(shù)而言，它已經(jīng)固化在數(shù)據(jù)采集卡中，用戶程序不可控。雙緩存技術(shù)常見(jiàn)于各類圖形顯示與處理系統(tǒng)，用于提高圖像顯示的連續(xù)性，避免閃爍和停頓問(wèn)題。單緩存技術(shù)是連續(xù)數(shù)據(jù)傳輸最常見(jiàn)的緩存技術(shù)，它一次性申請(qǐng)，一次性釋放，寫(xiě)入和讀取操作都比較簡(jiǎn)單；單緩存技術(shù)最重要的實(shí)現(xiàn)目標(biāo)就是高效率的數(shù)據(jù)傳輸，數(shù)據(jù)處理在傳輸完成后進(jìn)行。

3.1 單緩存技術(shù)

舵機(jī)測(cè)試系統(tǒng)中，高速數(shù)據(jù)傳輸包括激勵(lì)信號(hào)發(fā)生和輸出數(shù)據(jù)采集兩部分，分別使用數(shù)據(jù)緩存AO RAM和AI RAM。根據(jù)采樣頻率fs和采樣時(shí)長(zhǎng)Tss，可以確定AI RAM的大小:

Size of AI RAM=

Tss?fs?Num of AD Chans?Bytesof sample

(1)

式中:Num of AD Chans表示采樣中的A/D通道數(shù);Bytes of Sample表示一個(gè)采樣數(shù)據(jù)的字節(jié)大小。例如，對(duì)于4路16位精度的A/D通道，Num of AD Chans=4，Bytes of sample=2。

同理，根據(jù)激勵(lì)頻率fa和激勵(lì)時(shí)長(zhǎng)Tas，可以確定AO RAM的大小:

Size of AO RAM=

Tas?fa?Num of DA Chans?Bytes of Actuator

(2)

式中:Num of DA Chans表示激勵(lì)中的D/A通道數(shù);Bytes of Actuator表示一個(gè)激勵(lì)數(shù)據(jù)的字節(jié)大小。例如，對(duì)于2路12位精度的D/A通道，Num of DA Chans=2，Bytes of Actuator=2(內(nèi)存里沒(méi)有1.5 B)。

數(shù)據(jù)傳輸總共需要的緩存為采樣緩存和激勵(lì)緩存的和，即:

Size of Total=Size of DA RAM+Size of AD RAM

(3)

通常，參與測(cè)試的輸入輸出通道數(shù)與測(cè)試部件相關(guān)。從式(1)~式(3)可知，采樣頻率越高,時(shí)間越長(zhǎng),參與測(cè)試的部件越多，需用的單緩存空間就越大。

3.2 雙緩存技術(shù)

雙緩存實(shí)際上就是一個(gè)邏輯循環(huán)緩存，它劃分為兩個(gè)容量相等的部分。雙緩存的工作原理可以用圖3所示的讀寫(xiě)過(guò)程描述，DMA負(fù)責(zé)把數(shù)據(jù)寫(xiě)入雙緩存，應(yīng)用程序循環(huán)檢測(cè)半滿狀態(tài)或者當(dāng)雙緩存半滿時(shí)驅(qū)動(dòng)程序發(fā)出半滿事件，然后由應(yīng)用程序把數(shù)據(jù)讀出/寫(xiě)入傳輸緩存。

圖3 雙緩存工作原理

雙緩存數(shù)據(jù)讀取有兩種方式：循環(huán)檢測(cè)和事件觸發(fā)。循環(huán)檢測(cè)使用查詢方式判斷雙緩存是否半滿，這會(huì)占用大量的CPU時(shí)間，導(dǎo)致整個(gè)系統(tǒng)運(yùn)行緩慢；事件觸發(fā)類似中斷方式，當(dāng)半滿時(shí)，通過(guò)半滿事件調(diào)用事件處理例程，完成數(shù)據(jù)讀取工作。從系統(tǒng)性能角度考慮，推薦使用事件觸發(fā)的數(shù)據(jù)讀取方式。

使用雙緩存技術(shù)主要為了提高數(shù)據(jù)的傳輸效率，工作過(guò)程中不做雙緩存的清理工作，而是在數(shù)據(jù)采集完成后，做一次緩存清理，釋放雙緩存空間。DMA把第一部分?jǐn)?shù)據(jù)拷貝到傳輸緩存中，直接開(kāi)始寫(xiě)第二部分，而不清理第一部分緩存；當(dāng)?shù)诙糠謱?xiě)滿時(shí)，DMA把數(shù)據(jù)拷貝到傳輸緩存中，直接覆蓋第一部分，而不清理第二部分緩存。由于緩存的清理、釋放和申請(qǐng)會(huì)占用大量的DMA時(shí)間，因此雙緩存的這種工作機(jī)制極大地降低DMA工作壓力和內(nèi)存管理風(fēng)險(xiǎn)，從而保證雙緩存工作的順暢性。

3.3 兩種緩存技術(shù)比較

單緩存與雙緩存技術(shù)各有所長(zhǎng)，常?；ハ嘌a(bǔ)充，應(yīng)該根據(jù)不同的情況選擇不同的緩存類型。表1從五個(gè)方面分析和比較了單緩存和雙緩存的工作特點(diǎn)，供選擇緩存方式時(shí)參考。

表1 單緩存與雙緩存比較

參數(shù)單緩存雙緩存

內(nèi)存空間占用與采集時(shí)長(zhǎng)、采樣頻率、通道數(shù)有關(guān)循環(huán)使用固定長(zhǎng)度的內(nèi)存

最大采樣頻率允許充分利用硬件的高速采樣能力受限于測(cè)試系統(tǒng)的處理能力

最大采樣數(shù)受限于緩存容量和可用物理內(nèi)存大小取決于采樣時(shí)長(zhǎng)和測(cè)試任務(wù)

內(nèi)存管理一次申請(qǐng)，一次清理一次申請(qǐng)，一次清理

數(shù)據(jù)處理采集完成后處理采集過(guò)程中或完成后處理

單緩存操作中，以固定速率采集固定容量的樣本，測(cè)試系統(tǒng)讀取采集數(shù)據(jù)后進(jìn)行數(shù)據(jù)處理。單緩存技術(shù)實(shí)現(xiàn)簡(jiǎn)單，能充分利用硬件設(shè)備的處理能力，但是最大采集數(shù)據(jù)量受限于預(yù)先設(shè)置的傳輸緩存大小和計(jì)算機(jī)內(nèi)存的大小。而雙緩存技術(shù)利用循環(huán)緩存技術(shù)重用同一塊緩存區(qū)，從而利用有限的內(nèi)存空間實(shí)現(xiàn)無(wú)限長(zhǎng)數(shù)據(jù)的采集；但是雙緩存技術(shù)可能引起數(shù)據(jù)復(fù)制至傳輸緩存之前被覆蓋，而且可能在數(shù)據(jù)復(fù)制至傳輸緩存的過(guò)程中被覆蓋，因此，雙緩存技術(shù)要求測(cè)試系統(tǒng)讀取和處理數(shù)據(jù)的速度要比DMA把數(shù)據(jù)寫(xiě)入循環(huán)緩存的速度快，因此在數(shù)據(jù)采集過(guò)程中不能進(jìn)行過(guò)于復(fù)雜耗時(shí)的數(shù)據(jù)處理［7-8］。

對(duì)于Windows這類多任務(wù)非實(shí)時(shí)操作系統(tǒng)，需要大量高頻數(shù)據(jù)采集時(shí)，使用雙緩存技術(shù)不夠安全，而且會(huì)消耗大量的CPU處理時(shí)間，影響系統(tǒng)中其他任務(wù)的正常執(zhí)行。在這種情況下，建議使用單緩存技術(shù)。但是對(duì)于在數(shù)據(jù)采集過(guò)程中需要進(jìn)行數(shù)據(jù)處理的情況，則必須使用雙緩存技術(shù)，單緩存技術(shù)只能支持?jǐn)?shù)據(jù)采集完畢時(shí)的數(shù)據(jù)處理。

4 同步觸發(fā)

對(duì)于頻率特性的測(cè)試，需要對(duì)測(cè)試對(duì)象的輸入、輸出進(jìn)行嚴(yán)格的同步操作，否則會(huì)導(dǎo)致測(cè)試結(jié)果不準(zhǔn)確，引入非同步誤差。如圖4所示，x(t－t1)為D/A輸出，y(t－t2)為采樣輸出，G(jω)為對(duì)象頻率特性描述。以下不考慮D/A，A/D環(huán)節(jié)的影響，分析同步觸發(fā)的必要性與原理。

設(shè)x(t)的傅里葉變換為X(jω)，則x(t－t1)的傅里葉變換為X(jω)e－jωt1。同理y(t)的傅里葉變換為Y(jω)，有y(t－t2)的傅里葉變換為Y(jω)e－jωt2。根據(jù)信號(hào)的輸入、輸出關(guān)系，有:

G(jω)=FT(y(t－t2))FT(x(t－t1))=Y(jω)e－jωt2X(jω)e－jωt1

=Y(jω)X(jω)e－jω(t2－t1)

(4)

式中:FT表示傅里葉變換。由式(4)可見(jiàn)，當(dāng)t1≠t2時(shí)，即D/A與A/D未進(jìn)行同步時(shí)，輸入起始時(shí)刻t1與采樣輸出起始時(shí)刻t2不一致，而在實(shí)際計(jì)算時(shí)則會(huì)按照t1=t2，即t2－t1=0的情況計(jì)算:

G′(jω)=Y(jω)X(jω)e－jω(t2－t1)=Y(jω)X(jω)

(5)

從而導(dǎo)致相位誤差Δφ=－ω(t2－t1)。

圖4 同步觸發(fā)原理

同步控制就是要通過(guò)控制實(shí)現(xiàn)D/A信號(hào)發(fā)生與A/D輸出采樣的同步開(kāi)始，即同步觸發(fā)，從而保證始終有t1=t2成立，達(dá)到消除計(jì)算誤差的目的。同步觸發(fā)源有軟件觸發(fā)、模擬觸發(fā)、數(shù)字觸發(fā)等，觸發(fā)模式有前觸發(fā)、中觸發(fā)、后觸發(fā)和延遲觸發(fā)等?？紤]觸發(fā)的自動(dòng)化特性和操作的便捷性，通常選擇軟件觸發(fā)的后觸發(fā)模式實(shí)現(xiàn)D/A和A/D的同步觸發(fā)控制，這也是許多先進(jìn)總線模塊支持的觸發(fā)類型。

5 實(shí)例應(yīng)用

導(dǎo)彈發(fā)射前的舵機(jī)測(cè)試是導(dǎo)彈測(cè)試的重要任務(wù)，是檢測(cè)和保證導(dǎo)彈發(fā)揮作戰(zhàn)效能的關(guān)鍵環(huán)節(jié)。傳統(tǒng)發(fā)射前只測(cè)時(shí)域特性，而頻域特性的測(cè)試在生產(chǎn)過(guò)程和定期維護(hù)中測(cè)試。正弦掃頻法測(cè)頻率特性效率非常低，一般耗時(shí)在30 s以上，無(wú)法滿足發(fā)射前舵機(jī)測(cè)試的效率要求。采用調(diào)頻脈沖掃頻法大大提高了舵機(jī)的測(cè)試效率，但是要求硬件采樣速率高，數(shù)據(jù)傳輸速度快，基于DMA、緩存技術(shù)和同步觸發(fā)技術(shù)的高速測(cè)試系統(tǒng)能夠極大地提高數(shù)據(jù)傳輸速度，成為舵機(jī)測(cè)試系統(tǒng)硬件設(shè)備選擇的關(guān)鍵因素。

某型導(dǎo)彈舵機(jī)測(cè)試系統(tǒng)中選擇ADLINK公司的DAQ-2006多功能數(shù)據(jù)采集卡用于舵機(jī)測(cè)試，其有4個(gè)16位精度、最大采樣速率為250 Kb/s采樣數(shù)據(jù)的A/D通道，2個(gè)12位精度、最快更新時(shí)間1 μs的D/A通道，以及24針可編程數(shù)字I/O口；A/D端FIFO容量可達(dá)512個(gè)采樣數(shù)據(jù)，支持循環(huán)檢測(cè)、集散DMA；D/A端FIFO容量可達(dá)2 KB激勵(lì)數(shù)據(jù)，支持可編程I/O、集散DMA。此外，該卡還支持外部模擬和數(shù)字觸發(fā)功能，支持軟件觸發(fā)源，以及后觸發(fā)模式等。使用DAQ-2006完全可以實(shí)現(xiàn)本文研究的高速測(cè)試原理和滿足該舵機(jī)的測(cè)試要求，系統(tǒng)結(jié)構(gòu)如圖5所示。

圖5 基于DAQ-2006的舵機(jī)測(cè)試原理

在測(cè)試頻率特性時(shí)，將數(shù)據(jù)采樣頻率和數(shù)據(jù)更新頻率設(shè)置在10 kHz，使用DMA控制的單緩存數(shù)據(jù)傳輸；測(cè)試時(shí)域特性時(shí)，將數(shù)據(jù)采樣頻率和數(shù)據(jù)更新頻率設(shè)置在1 kHz左右，使用DMA控制的雙緩存數(shù)據(jù)傳輸。該型舵機(jī)測(cè)試過(guò)程顯示：利用DMA單緩存和DMA雙緩存技術(shù)實(shí)現(xiàn)的測(cè)試系統(tǒng)，CPU占用均穩(wěn)定在2%~4%之間，資源消耗較低。需要指出，應(yīng)用DMA雙緩存技術(shù)時(shí)，應(yīng)該使用事件而非查詢的方式讀取緩存數(shù)據(jù)，否則CPU資源耗費(fèi)會(huì)相當(dāng)大。

可見(jiàn)，本文研究的DMA和緩存技術(shù)能夠有效緩解測(cè)試系統(tǒng)運(yùn)行時(shí)CPU資源消耗壓力，從而給多部件測(cè)試和總體測(cè)試預(yù)留足夠的系統(tǒng)資源。

6 結(jié) 語(yǔ)

基于DMA、緩存技術(shù)和同步觸發(fā)技術(shù)，構(gòu)建了高速測(cè)試系統(tǒng)的硬件通信結(jié)構(gòu)，支持了測(cè)試系統(tǒng)對(duì)高效率大數(shù)據(jù)量連續(xù)傳輸?shù)囊?。根?jù)這些技術(shù)，選擇了ADLINK公司的DAQ-2006多功能數(shù)據(jù)采集卡用于某型導(dǎo)彈舵機(jī)測(cè)試，理論和開(kāi)發(fā)應(yīng)用表明，本文研究的高速測(cè)試技術(shù)能夠解決舵機(jī)測(cè)試過(guò)程中遇到的問(wèn)題，滿足舵機(jī)各種性能指標(biāo)的測(cè)試要求，可以應(yīng)用在導(dǎo)彈發(fā)射前舵機(jī)測(cè)試上。

通過(guò)該高速測(cè)試系統(tǒng)采集的大量數(shù)據(jù)，有力地支持了舵機(jī)各類性能指標(biāo)的計(jì)算，為提高測(cè)試效率和測(cè)試精度提供了高效的硬件結(jié)構(gòu)，同時(shí)也為基于測(cè)試的舵機(jī)故障診斷及緩解導(dǎo)彈總體測(cè)試對(duì)系統(tǒng)資源的消耗壓力奠定了良好的基礎(chǔ)。本文研究的高速數(shù)據(jù)傳輸技術(shù)與原理具有較好的通用性，可以應(yīng)用于其他要求高速數(shù)據(jù)傳輸?shù)南到y(tǒng)中。

參考文獻(xiàn)

［1］汪首坤，王軍政.基于調(diào)頻脈沖掃頻的導(dǎo)彈舵機(jī)頻率特性測(cè)試方法［J］.北京理工大學(xué)學(xué)報(bào),2006,26(8)：697-702.

［2］胡洪飛,張?jiān)?黃海鯤,等.Windows環(huán)境下的高速數(shù)據(jù)采集與處理［J］.高電壓技術(shù),2003,29(7)：28-29.

［3］BASOGLU CHRIS, KIM YONGMIN, CHALANA VIKRAM. A real-time scan conversion algorithm on commercially available microprocessors [J]. Ultrasonic Imaging, 1996, 18(4): 241-260.

［4］楊建華,侯宏,王磊,等.采用DMA技術(shù)的真實(shí)并行多路高速數(shù)據(jù)采集系統(tǒng)［J］.數(shù)據(jù)采集與處理,2002,17(1)：77-80.

［5］王浩楓.用DMA方式實(shí)現(xiàn)三路信號(hào)的同時(shí)采集［J］.計(jì)算機(jī)工程與設(shè)計(jì), 2003,24(8)：47-49.

［6］吳忠杰,林君,謝宣松.基于PCI總線的高速數(shù)據(jù)采集系統(tǒng)［J］.吉林大學(xué)學(xué)報(bào)：信息科學(xué)版,2005，23（2）：167-171.

［7］曹宗凱,胡晨,姚國(guó)良.DMA在內(nèi)存間數(shù)據(jù)拷貝中的應(yīng)用及其性能分析［J］.電子器件,2007,30(1)：311-313,317.

［8］馬進(jìn),王偉,楊煜普.基于DMA的1394總線高速數(shù)據(jù)傳輸實(shí)現(xiàn)［J］.計(jì)算機(jī)工程與設(shè)計(jì),2010,31(20)：4410-4413.

［9］PUJARA H D, SST-1 data acquisition team. Loss-less data acquisition system for SST-1 [J]. Fusion Engineering and Design, 2003: 935-939.

［10］王元祥.高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)實(shí)現(xiàn)及存儲(chǔ)瓶頸問(wèn)題的解決［D］.武漢：華中科技大學(xué),2007.

［11］SHI D, AXINTE D A, GINDY N N. Development of an online machining process monitoring system: a case study of the broaching process [J]. Int. Adv. Manuf. Technol., 2007, 34(1-2): 34-46.

［12］黃建科.高速大容量數(shù)據(jù)通道在數(shù)字成像系統(tǒng)中的應(yīng)用研究［D］.長(zhǎng)沙：湖南大學(xué),2003.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文