基于雙ARM的信號檢測系統(tǒng)的硬件設(shè)計(jì)

黃志敏，章國寶

（東南大學(xué) 自動化學(xué)院，江蘇 南京 210096）

雷達(dá)發(fā)射機(jī)屬于一種高頻工作設(shè)備，被測發(fā)射機(jī)工作頻率為 9.0～10.0 GHz[1]，要檢測發(fā)射機(jī)是否工作正常，既要對其輸出信號進(jìn)行測量，還要對其內(nèi)部工作信號進(jìn)行測量，測量信號有7路電壓信號、11路波形信號、3路頻譜信號、1路功率信號等，被測信號較復(fù)雜。

文中設(shè)計(jì)了一種基于ARM9控制器為核心芯片的信號檢測系統(tǒng)，用于對上述被測信號進(jìn)行信號的選取與測量，并對測量數(shù)據(jù)進(jìn)行讀取與處理，最終生成報表給出測量結(jié)果以判斷被測設(shè)備是否工作正常。

本方案使用了華邦公司生產(chǎn)的W90P950控制芯片，該芯片以ARM公司設(shè)計(jì)的ARM926EJ－S微處理器為內(nèi)核，工作頻率可達(dá)200 MHz，采用216－Pin LQFP封裝，功耗低，體積小，功能強(qiáng)；片內(nèi)集成一個10/100 Mb的以太網(wǎng)控制器、LCD控制器，整合了2個USB2.0控制器，包含3個串口控制器，可擴(kuò)展為串口輸出，集成Nand Flash控制器，為大容量存儲提供了新的方式[2]。

1 系統(tǒng)硬件設(shè)計(jì)

發(fā)射機(jī)需要測量的信號較多，需要對被測信號進(jìn)行信號切換控制；而被測信號最終需經(jīng)測量儀表測量后通過GPIB控制總線上傳到檢測系統(tǒng)中，這就需要檢測系統(tǒng)擴(kuò)展實(shí)現(xiàn)GPIB接口電路。根據(jù)需求分析，單一的ARM控制器無法滿足需求，故擴(kuò)展使用兩塊ARM控制器來設(shè)計(jì)完成。每個ARM控制器及其外部接口擴(kuò)展電路構(gòu)成一塊核心板，分別為ARM板1、ARM板2。系統(tǒng)的總體設(shè)計(jì)模塊如圖1所示。

圖1 系統(tǒng)總體框架圖Fig.1 System structure

ARM板1主要負(fù)責(zé)數(shù)據(jù)采集，負(fù)責(zé)GPIB總線擴(kuò)展，通過GPIB總線實(shí)現(xiàn)對信號源、功率計(jì)、頻譜儀、示波器、數(shù)字萬用表、功率分析儀的遠(yuǎn)程控制與數(shù)據(jù)讀取。板1還負(fù)責(zé)與PLC模塊通過RS422進(jìn)行通訊管理，以控制被測信號的選通與關(guān)斷；ARM板2主要為數(shù)據(jù)處理模塊，擴(kuò)展VGA接口、兩路PS2接口、兩路USB2.0接口、以太網(wǎng)接口，其主要負(fù)責(zé)人機(jī)交互、數(shù)據(jù)記錄與存儲、數(shù)據(jù)冗余管理以及與總控PC進(jìn)行通訊。兩ARM板之間通過雙口RAM進(jìn)行數(shù)據(jù)交換[3]，實(shí)現(xiàn)如圖2所示。

圖2 ARM板1整體框圖Fig.2 Structure of ARM Borad 1

如圖2所示，在ARM板1中，W90P950通過EBI總線與SDRAM、NORFLASH、DPRAM等控制芯片直接相連，通過電平轉(zhuǎn)換芯片擴(kuò)展使用GPIB接口；同時使用兩個串口轉(zhuǎn)換芯片MAX490ESA使用RS422通訊，另一路串口使用RS232協(xié)議作為更新內(nèi)部程序使用。

圖3 ARM板2整體框圖Fig.3 Structure of ARM borad 2

如圖3所示，與ARM板1相類似，板2中也通過EBI擴(kuò)展總線直接與SDRAM、NORFLASH、DPRAM控制芯片直接相連，使用兩路USB接口與外部存儲設(shè)備相連，保證數(shù)據(jù)存儲的準(zhǔn)確性與冗余性；同時將兩路PS2接口連接鼠標(biāo)與鍵盤，擴(kuò)展LCD轉(zhuǎn)VGA接口，連接顯示器，方便用戶與后臺的交互。

2 系統(tǒng)中關(guān)鍵電路設(shè)計(jì)

2.1DPRAM模塊

兩ARM板之間是通過雙口RAM進(jìn)行數(shù)據(jù)交換與通訊控制。

雙口RAM采用了IDT公司的高速8 K×16 bit的雙口靜態(tài)RAM芯片IDT70V25。IDT70V25是一種特殊的數(shù)據(jù)存貯器件，它具有兩個完全獨(dú)立的端口，各自均有一套相應(yīng)的數(shù)據(jù)總線和地址總線以及讀寫控制線，允許2條不同的處理器總線單獨(dú)或異步地讀寫其中任一存儲單元。IDT70V25的核心部分是存儲器陣列，左右兩個端口公用，當(dāng)兩個端口對同一地址進(jìn)行讀寫時，存在以下4種可能性：

圖4 DPRAM電路Fig.4 Circuit of DPRAM

1）2個端口不同時對同一地址單元存取數(shù)；

2）2個端口同時對同一地址單元讀出數(shù)據(jù)；

3）一個寫入數(shù)據(jù)，另一個讀出數(shù)據(jù)；

4）2個端口同時對同一地址單元寫入數(shù)據(jù)。

其中，前2種情況2個端口的存取不會出現(xiàn)錯誤，第3種情況會出現(xiàn)讀錯誤，第4種情況會發(fā)生寫錯誤。

為了避免出現(xiàn)上述讀寫錯誤，IDT70V25有以下幾種仲裁方式[4]：

1）邏輯忙 IDT70V25兩側(cè)端口都有BUS Y信號輸出，兩側(cè)端口均不訪問內(nèi)部RAM時為高電平。在兩個端口同時訪問內(nèi)存時，通過判斷使先訪問內(nèi)存的一方對應(yīng)的BUS Y信號為高電平，允許讀寫數(shù)據(jù)；后訪問內(nèi)存的一方對應(yīng)的BUS Y信號為低電平，禁止對內(nèi)存進(jìn)行寫操作。由于內(nèi)部仲裁邏輯不會使兩個BUS Y信號同時為低電平，可保證數(shù)據(jù)穩(wěn)定正確的傳輸。

2）中斷仲裁 當(dāng)左端口寫操作（CEL=R/WL=0），且在IDT70V25地址1FFF中進(jìn)行寫操作時，右端口的中斷標(biāo)志INTL為低電平，向右端口發(fā)出中斷請求；同理，當(dāng)右端口寫操作 （CER=R/WR=0），且在IDT70V25地址1FFE中進(jìn)行寫操作時，左端口的中斷標(biāo)志INTR為低電平，向左端口發(fā)出中斷請求。

3）信號傳遞 IDT70V25提供有標(biāo)識電路（即令牌SEM），可把一個端口使用雙口RAM的狀態(tài)傳送到另一個端口。它內(nèi)部有8個二進(jìn)制的地址信號標(biāo)志位，它們可以通過系統(tǒng)軟件設(shè)置使左右任一個通道享有高出另外一個的特權(quán)，通過此方案傳送數(shù)據(jù)，可實(shí)現(xiàn)數(shù)據(jù)的高速無等待狀態(tài)的傳送。

采用邏輯忙的方式訪問雙口RAM時，ARM每次讀寫內(nèi)存前均要判斷BUSY信號狀態(tài)，影響了ARM的實(shí)時性。信號傳遞仲裁方式雖然實(shí)時性高，但每次上電后設(shè)置復(fù)雜。本設(shè)計(jì)選擇中斷信號的仲裁方式，其中ARM板1作為主處理器，在每次控制周期啟動時寫雙口RAM并觸發(fā)ARM板2雙口RAM中斷；ARM板2在收到數(shù)據(jù)，進(jìn)行數(shù)據(jù)記錄、存儲校驗(yàn)后將應(yīng)答命令寫雙口RAM并觸發(fā)ARM板1中斷，完成一次完整數(shù)據(jù)傳遞。

2.2LCD轉(zhuǎn)VGA模塊

LCD轉(zhuǎn)VGA只涉及信號狀態(tài)轉(zhuǎn)換，即用ARM中的LCD直接驅(qū)動LCD屏，處理的是數(shù)字信號，但通用VGA接口的TFT屏為模擬信號驅(qū)動，中間要進(jìn)行數(shù)字模擬轉(zhuǎn)換芯片ADV7125。ADV7125為CMOS器件，5 V供電，330 MHz的頻率[5]。VGA接口的TFT的驅(qū)動程序，主要是ARM中LCDC驅(qū)動的編寫，對于ADV7125不需要驅(qū)動，但要保證驅(qū)動中的分辨率與VGA接口的TFT分辨率一致。

圖5 LCD轉(zhuǎn)VGA電路Fig.5 Convert circuit of LCD to VGA

2.3 GPIB總線擴(kuò)展模塊

TNT4882為NI公司生產(chǎn)的GPIB接口專用芯片，內(nèi)部集成了Turbo488以及NAT4882，并且能夠兼容ANSI IEEE Standard 488.1和 ANSI IEEE Standard 488.2規(guī)范[6]，為 GPIB系統(tǒng)提供了一套完整的解決方案。電路設(shè)計(jì)時應(yīng)注意：

1）由于ARM 1芯片的EBI_NECS1用來擴(kuò)展DPRAM，這里使用EBI_NECS2引腳；

2）TNT4882的中斷為高電平觸發(fā)，故再輸入ARM 1前要引入反相器；

3）DIO8-DIO1為GPIB數(shù)據(jù)線[7-8]8根，用于發(fā)布地址和命令，傳遞數(shù)據(jù)；ATN、REN、IFC、EOI、SRQ 為 5 條管理線，用來管理信息流，使之有秩序地通過接口母線；DAV、NRFD、NDAC為3根握手線，進(jìn)行握手信息和數(shù)據(jù)傳送，以確保信息和數(shù)據(jù)的發(fā)布與傳送準(zhǔn)確無誤。

3 結(jié)束語

文中所介紹的設(shè)計(jì)方案來源于實(shí)際項(xiàng)目需求。本系統(tǒng)采用2顆ARM控制器及周邊擴(kuò)展芯片完成數(shù)據(jù)數(shù)據(jù)采集處理的各種功能。文中介紹僅為原理性方案，實(shí)際使用中使用了3塊PCB板實(shí)現(xiàn)，2塊ARM核心板和一塊接口板，核心板負(fù)責(zé)ARM芯片的擴(kuò)展支持，接口板負(fù)責(zé)電源管理和外圍接口電路的實(shí)現(xiàn)。在實(shí)際的檢測過程中，該系統(tǒng)能夠很好的對發(fā)射機(jī)的各種信號測量結(jié)果進(jìn)行數(shù)據(jù)采集與處理，并通過合適的規(guī)則判據(jù)判斷出發(fā)射機(jī)的工作狀態(tài)，基本能滿足實(shí)際項(xiàng)目需要。另外，由于發(fā)射機(jī)的工作頻率點(diǎn)高，應(yīng)注意檢測系統(tǒng)與外界的電磁隔離，避免電磁干擾。

圖6 GPIB總線擴(kuò)展電路Fig.6 Circuit of GPIB Bus

[1]鄭新，李文輝，潘厚忠，等.雷達(dá)發(fā)射機(jī)技術(shù)[M].北京：電子工業(yè)出版社，2006.

[2]Nuvoton Technology，W90P950CDG 32-bit Microcontroller Product Data Sheet [EB/OL].[2011-09-01].http://www.nuvoton.com/NR/rdonlyres/F9DD0515-2DA6-4748-8 AF4-07 958E100025/0/W90P950CDG.pdf.

[3]熊茂華，楊震倫.ARM9嵌入式系統(tǒng)設(shè)計(jì)與開發(fā)應(yīng)用[M].北京：清華大學(xué)出版社，2008.

[4]Integrated Device Technology.HIGH-SPEED 3.3V 8/4K*18DUAL-PORT IDT70V35/34S/L&8/4K*16DUALPORT IDT70V25/24S/L STATIC RAM [EB/OL].[2011-08-27].http://www.idt.com/products/getdoc.cfm?docid=18654504

[5]Analog Devices.ADV7125:330MHz Triple 8-Bit High Speed Video DAC[EB/OL].[2011-08-29].http://www.analog.com/static/imported-files/data_sheets/ADV7125.pdf.

[6]National Instruments.NI TNT4882:High-Performance，Lower-Cost Single-Chip GPIB Talker/Listener ASIC[EB/OL].[2011-08-1].http://www.ni.com/pdf/products/us/4gpib7 02-703.pdf.

[7]李亦君.基于PXI和GPIB總線電路測試系統(tǒng)的開發(fā)與設(shè)計(jì)[J].現(xiàn)代電子技術(shù)，2010（22）:35-37.LI Yi-jun.Design of circuit test system based on PXI and GPIB[J].Modern Electronics Technique，2010（22）:35-37.

[8]劉宏勇，呂凝.基于GPIB的車載音響自動測試系統(tǒng)[J].現(xiàn)代電子技術(shù)，2009（3）:175-178.LIU Hong-yong，LV Ning.Car-audio automatic testing system based on GPIB[J].Modern Electronics Technique，2009（3）:175-178.