移頻鍵控信號(hào)測(cè)量系統(tǒng)設(shè)計(jì)*

鮑存會(huì)

(陜西理工學(xué)院 電氣工程系，陜西 漢中 723003)

在鐵路運(yùn)輸系統(tǒng)中，利用軌道電路移頻鍵控信號(hào)(FSK)判斷運(yùn)輸狀態(tài)，傳輸控制信號(hào)，不同的調(diào)制信號(hào)下的載波信號(hào)代表不同的控制指令，所以實(shí)時(shí)、精確地檢測(cè)軌道電路移頻信號(hào)對(duì)保證鐵路安全、快捷運(yùn)輸十分重要。采用頻譜分析法確定FSK信號(hào)參數(shù)時(shí)，F(xiàn)FT變換需要對(duì)信號(hào)進(jìn)行整周期采樣，而FSK信號(hào)既具有數(shù)字通信的優(yōu)點(diǎn)，又具有非線性調(diào)制的特點(diǎn)，因此對(duì)所有信號(hào)進(jìn)行整周期采樣具有一定的難度[1]。采用高頻量化脈沖測(cè)量信號(hào)周期方法可以避免這一問題，只要量化時(shí)鐘和處理速度滿足要求，就可以獲得滿意效果。

本文在FPGA中利用高頻時(shí)鐘對(duì)FSK信號(hào)進(jìn)行采樣，用ARM處理器對(duì)獲取的數(shù)據(jù)進(jìn)行分析，并對(duì)畸變數(shù)據(jù)進(jìn)行補(bǔ)償，從而得到軌道電路FSK信號(hào)高頻載波及低頻調(diào)制信號(hào)測(cè)量參數(shù)。

1 系統(tǒng)設(shè)計(jì)

FSK信號(hào)是一種利用低頻信號(hào)調(diào)制載波信號(hào)后產(chǎn)生的正弦交流信號(hào)[2]，該信號(hào)主要由高頻載波f0和頻偏信號(hào)Δf形成的上邊頻 fh、下邊頻fL組成，兩種載波頻率在每個(gè)調(diào)制信號(hào)fm周期內(nèi)呈交替變化。

若FSK信號(hào)可用周期信號(hào)S(t)表示，則FSK信號(hào)的數(shù)學(xué)表達(dá)式[3-4]為：

其中，f0為FSK信號(hào)的中心頻率，Δf為信號(hào)頻偏，T=1/fm為低頻調(diào)制信號(hào)周期。FSK信號(hào)如圖1所示，其中虛線為低頻調(diào)制信號(hào)，實(shí)線為載頻信號(hào)段，中部為上邊頻段，兩端為下邊頻段。

圖1 軌道移頻信號(hào)

FSK信號(hào)測(cè)量的主要參數(shù)包括載頻和頻偏形成的上邊頻、下邊頻信號(hào)和調(diào)制頻率三種物理量。在對(duì)FSK信號(hào)進(jìn)行參數(shù)測(cè)量時(shí)，首先將FSK信號(hào)經(jīng)過信號(hào)調(diào)理電路，利用高速開關(guān)管電路將正弦交流信號(hào)變換成方波信號(hào)；然后利用FPGA測(cè)量方波信號(hào)周期，并將測(cè)量數(shù)據(jù)通過串行接口發(fā)送給ARM處理器；ARM處理器接收到測(cè)量數(shù)據(jù)后，根據(jù)測(cè)量數(shù)據(jù)及數(shù)據(jù)統(tǒng)計(jì)情況計(jì)算載波和調(diào)制信號(hào)頻率。在FSK信號(hào)幅值測(cè)量時(shí)，經(jīng)過線性變換和限幅等處理，由高速16 bit A/D轉(zhuǎn)換器進(jìn)行轉(zhuǎn)換。ARM處理器獲取FSK信號(hào)頻率和幅值參量后，將計(jì)算結(jié)果送往LCD顯示。具體系統(tǒng)設(shè)計(jì)原理如圖2所示。

圖2 系統(tǒng)總體原理框圖

2 系統(tǒng)實(shí)現(xiàn)

移頻鍵控信號(hào)測(cè)量時(shí)，通過測(cè)量一段時(shí)間內(nèi)載波信號(hào)的脈沖寬度確定上邊頻和下邊頻，并根據(jù)載波信號(hào)切換點(diǎn)數(shù)據(jù)統(tǒng)計(jì)值確定調(diào)制信號(hào)頻率。因此，根據(jù)載頻信號(hào)的測(cè)量數(shù)據(jù)即可確定FSK信號(hào)參數(shù)。測(cè)量的移頻信號(hào)主要為國產(chǎn)18信息和法國UM71移頻信號(hào)兩種制式，F(xiàn)SK信號(hào)的載頻信號(hào)測(cè)量范圍為495～2 611 Hz之間。

系統(tǒng)包括FPGA和ARM處理器兩個(gè)核心模塊，F(xiàn)PGA完成FSK參數(shù)測(cè)量，ARM處理器完成參數(shù)計(jì)算，如圖3所示。根據(jù)FSK信號(hào)測(cè)量性能要求，選擇Altera公司的CycloneII系列FPGA作為測(cè)量核心模塊。系統(tǒng)輸入為25MHz的時(shí)鐘信號(hào)，經(jīng)過FPGA中鎖相環(huán)后獲得30MHz的時(shí)鐘，利用該時(shí)鐘對(duì)FSK信號(hào)的脈沖寬度進(jìn)行量化，并將測(cè)量結(jié)果存儲(chǔ)在16bit字長(zhǎng)的雙口RAM中，利用FPGA中設(shè)計(jì)一個(gè)串口控制器，將FSK信號(hào)的測(cè)量值發(fā)送ARM處理模塊。

圖3 FPGA及ARM處理器功能示意圖

2.1 FPGA測(cè)量模塊程序設(shè)計(jì)

FSK信號(hào)測(cè)量的準(zhǔn)確性與量化時(shí)鐘的選擇有一定關(guān)系，而量化時(shí)鐘的大小決定測(cè)量值的數(shù)據(jù)寬度[5-7]，量化時(shí)鐘選擇越大，且存儲(chǔ)測(cè)量結(jié)果的組數(shù)越多，則計(jì)算結(jié)果越精確，但在數(shù)據(jù)通信和數(shù)據(jù)處理時(shí)會(huì)影響系統(tǒng)的實(shí)時(shí)性。根據(jù)測(cè)量的FSK信號(hào)特征，在下邊頻為fL=495Hz時(shí)，計(jì)數(shù)結(jié)果獲得最大值。設(shè)量化時(shí)鐘的頻率為f，則必須滿足f/fL=216，即量化時(shí)鐘f＜32 440 320 Hz。利用鎖相環(huán)PLL產(chǎn)生30 MHz量化時(shí)鐘信號(hào)，為了保證FSK信號(hào)測(cè)量精確度及測(cè)量結(jié)果不能溢出(超出預(yù)定的數(shù)據(jù)寬度)，選擇計(jì)數(shù)值的存儲(chǔ)單位的數(shù)值寬度為16 bit。為獲取有效的測(cè)量低頻調(diào)制頻率，應(yīng)至少測(cè)量3個(gè)低頻調(diào)制頻率周期內(nèi)部的方波計(jì)數(shù)值。由軌道移頻信號(hào)的特征可知，當(dāng)上邊頻 fh=2 611 Hz、低頻調(diào)制信號(hào) fm=10.3 Hz時(shí)，一個(gè)半周期內(nèi)的調(diào)制頻率內(nèi)部最大的載波信號(hào)周期數(shù)n≤254，而3×254＜1024＜5×254。因此選擇測(cè)量FSK信號(hào)的數(shù)據(jù)深度為1024組。

2.2 ARM數(shù)據(jù)處理模塊程序設(shè)計(jì)

ARM處理器主要用來接收FPGA送來的FSK信號(hào)計(jì)數(shù)值，對(duì)計(jì)數(shù)值進(jìn)行統(tǒng)計(jì)后得到載波信號(hào)頻率、頻偏和調(diào)制頻率，并通過SPI接口將數(shù)據(jù)在LCD上進(jìn)行顯示。

數(shù)據(jù)處理的難度在于提高低頻調(diào)制信號(hào)的測(cè)量精度，而影響系統(tǒng)測(cè)量精度的主要原因在于：FSK信號(hào)的上下邊頻切換為非整周期切換，導(dǎo)致切換點(diǎn)處出現(xiàn)畸變現(xiàn)象[4]。因而對(duì)畸變數(shù)據(jù)的判別及補(bǔ)償?shù)暮脡某潭仁怯绊懴到y(tǒng)測(cè)量性能的主要因素。

在畸變數(shù)據(jù)判別時(shí)，首先在計(jì)數(shù)值的左側(cè)和右側(cè)分別取兩個(gè)計(jì)數(shù)值 CL1、CL2和 CR1、CR2，如果|CL1-CL2|≤Δ1，|CR1-CR2|≤Δ1，且|CL1+CL2-CR1-CR2|≥2·Δ2時(shí)，則認(rèn)為在計(jì)數(shù)值C處發(fā)生跳變，計(jì)數(shù)值C為畸變數(shù)據(jù)。其中，Δ1為計(jì)數(shù)允許的誤差限，Δ2為載波頻率切換判斷限。通過對(duì)三組相鄰畸變數(shù)據(jù)之間的計(jì)數(shù)結(jié)果取平均值，可以得到上邊頻和下邊頻的頻率值，然后利用FSK信號(hào)相位連續(xù)方法對(duì)畸變數(shù)據(jù)進(jìn)行補(bǔ)償，依據(jù)下邊頻和上邊頻期間總的計(jì)數(shù)值累積獲取低頻調(diào)制頻率。數(shù)據(jù)計(jì)算流程如圖4所示。

圖4 數(shù)據(jù)處理模塊流程

圖5 測(cè)量誤差曲線

3 實(shí)驗(yàn)結(jié)果及分析

在系統(tǒng)實(shí)驗(yàn)測(cè)量過程中，分別對(duì)國產(chǎn)軌道電路18信息和法國UM71信號(hào)進(jìn)行逐個(gè)測(cè)試。經(jīng)實(shí)驗(yàn)發(fā)現(xiàn)，只要保證FSK信號(hào)的低頻調(diào)制信號(hào)在取極值情況下獲得滿意精度，則在整個(gè)FSK測(cè)量范圍內(nèi)能夠獲得滿意的性能。圖5為通過對(duì)異常值進(jìn)行剔除、對(duì)畸變值進(jìn)行補(bǔ)償后獲取的誤差曲線。通過誤差分析可知，系統(tǒng)對(duì)FSK信號(hào)的高頻載波信號(hào)測(cè)量誤差為1×10-4，低頻調(diào)制信號(hào)的測(cè)量精度為1×10-2，能夠滿足系統(tǒng)測(cè)量誤差要求。系統(tǒng)測(cè)量更新速率為2 s左右，能夠滿足系統(tǒng)變化速率要求。

通過實(shí)驗(yàn)發(fā)現(xiàn)，該系統(tǒng)能夠在2 s內(nèi)準(zhǔn)確地獲取FSK信號(hào)的高頻載波信號(hào)頻率和低頻調(diào)制信號(hào)頻率。整個(gè)系統(tǒng)具有體積小、測(cè)量精度高等優(yōu)點(diǎn)，滿足我國電氣化鐵路和準(zhǔn)高速鐵路的測(cè)量要求，為設(shè)計(jì)快速、準(zhǔn)確的FSK信號(hào)檢測(cè)系統(tǒng)提供了依據(jù)，具有良好的發(fā)展前景。

[1]SZPLET R， JACHNA Z， ROZYC K， et al.High precision time and frequency counterformobile applications[J].Wseas Transactions on Circuits and Systems， 2010， 6(9)：399-408.

[2]王鵬，徐峰，王宏宇.利用FPGA實(shí)現(xiàn)移頻鍵控信號(hào)的調(diào)制[J].清華大學(xué)學(xué)報(bào)(自然科學(xué)版).2002，42(S1)：68-71.

[3]魏學(xué)業(yè)，張勇，王瓊洲.FSK信號(hào)實(shí)時(shí)檢測(cè)系統(tǒng)研究(英文)[J].北方交通大學(xué)學(xué)報(bào)，1999(2).

[4]Jin Yu， Zheng Xifeng， Ding Tiefu.A high-accuracy parameter estimation algorithm for jointless frequency-shift track circuit[C].Guangzhou City： IEEE Computer Society，2008.

[5]邵楊帆，李宏.準(zhǔn)全同步頻率測(cè)量方法的研究與實(shí)現(xiàn)[J].電子測(cè)量與儀器學(xué)報(bào)，2008，22(3)：105-108.

[6]張庚辰，秦京華.等精度可變多周期不間斷測(cè)頻方法的研究[J].儀器儀表學(xué)報(bào)，2000，21(6)：651-653.

[7]李鳴華，余水寶.基于過零點(diǎn)的信號(hào)分析與檢測(cè)[J].儀器儀表學(xué)報(bào)，2004(z1)：64-65.