數(shù)字中頻正交采樣及其FPGA實(shí)現(xiàn)?

張碧鋒，郭英

數(shù)字中頻正交采樣及其FPGA實(shí)現(xiàn)?

張碧鋒，郭英

（空軍工程大學(xué)電訊工程學(xué)院，西安710077）

為滿足高性能信號(hào)處理的要求，需要直接對(duì)中頻信號(hào)進(jìn)行采樣得到正交的兩路信號(hào)。分析了直接中頻正交采樣的基本原理，給出了其中最重要的濾波器設(shè)計(jì)思想及其在FPGA上的硬件實(shí)現(xiàn)方法，并仿真驗(yàn)證該方法的有效性。理論分析和實(shí)驗(yàn)結(jié)果表明，這一方法可以滿足高性能信號(hào)處理的要求。

信號(hào)處理；數(shù)字中頻；正交采樣；低通濾波；相干檢波；FPGA實(shí)現(xiàn)

1 引言

在信號(hào)處理領(lǐng)域，對(duì)接收到的信號(hào)進(jìn)行正交采樣，可保留信號(hào)的幅度和相位信息，因而在雷達(dá)、聲納、通信等電子系統(tǒng)中得到了廣泛的應(yīng)用。

正交采樣有多種設(shè)計(jì)和實(shí)現(xiàn)方法，目前最為常用的有兩種：一是基于DSP芯片編程實(shí)現(xiàn)，這種方法的優(yōu)點(diǎn)是所設(shè)計(jì)的濾波器穩(wěn)定性好、精確度高、修改濾波器的參數(shù)方便，但受DSP芯片本身流水級(jí)數(shù)和時(shí)鐘速度的限制，當(dāng)濾波器的階數(shù)增加或者字長(zhǎng)增加時(shí)，計(jì)算時(shí)間會(huì)成倍增加，高速運(yùn)算應(yīng)用中往往速度達(dá)不到要求；另一種是基于FPGA芯片，通過(guò)VHDL、Verilog HDL等硬件描述語(yǔ)言設(shè)計(jì)實(shí)現(xiàn)，F(xiàn)PGA可以高速并行處理，具有體積小、功耗小、現(xiàn)場(chǎng)可編程的特點(diǎn)，所以用FPGA實(shí)現(xiàn)DDC算法有很好的前景。在本文中，通過(guò)MATLAB仿真對(duì)正交采樣的低通濾波部分進(jìn)行了優(yōu)化，并選用Altera公司的Cyclone II系列EP2C70器件，設(shè)計(jì)并實(shí)現(xiàn)該正交采樣系統(tǒng)。

2 數(shù)字正交采樣的原理

2.1 模擬正交采樣和數(shù)字正交采樣的比較

傳統(tǒng)的正交相干檢波采用模擬電路來(lái)實(shí)現(xiàn)，由于受模擬器件性能的限制，當(dāng)產(chǎn)生的兩個(gè)本振信號(hào)不正交時(shí)，就會(huì)產(chǎn)生虛假信號(hào)，致使I、Q兩路不能達(dá)到完全的正交，同時(shí)還存在I、Q幅度的不一致性，因此對(duì)I，Q兩路的調(diào)校十分困難。在模擬域?qū)崿F(xiàn)正交采樣只適用于對(duì)虛假抑制要求不高的場(chǎng)合，如小于30 dB，這時(shí)的正交誤差允許不大于3°。

隨著電子器件的發(fā)展和高速A／D的出現(xiàn)，結(jié)合數(shù)字信號(hào)處理技術(shù)，為解決零中頻相位的正交誤差和幅度的不平衡，提高鏡頻抑制比，可采用數(shù)字正交采樣技術(shù)［1］。與傳統(tǒng)的方法不同，數(shù)字正交采樣技術(shù)先對(duì)中頻信號(hào)直接采樣，然后再對(duì)變換后的數(shù)字信號(hào)進(jìn)行處理，進(jìn)而得到所需的正交雙路信號(hào)。中頻直接采樣的常見(jiàn)方法有低通濾波法、希爾伯特變換法、貝塞爾插值法以及多相濾波法，這些方法本質(zhì)上都?xì)w結(jié)于低通濾波法。本文以常見(jiàn)的低通濾波法為例來(lái)說(shuō)明正交采樣的原理及實(shí)現(xiàn)過(guò)程，其框圖如圖1所示。

2.2 數(shù)字中頻正交采樣的原理

低通濾波法與傳統(tǒng)的模擬雙通道正交采樣的實(shí)現(xiàn)方法基本相同，只是將A／D放在移頻前，消除了由于兩路A／D不一致引起的鏡頻分量。另外，采用數(shù)字濾波器，減少了由于模擬濾波器精度低、穩(wěn)定性差、兩路難以完全一致所引起的鏡頻分量。

圖1中，B、f0、fs分別為基頻信號(hào)帶寬、回波信號(hào)載頻和采樣頻率，則該中頻信號(hào)可以表示成如下形式［2，3］：

式中，A（t）和φ（t）代表有用信號(hào)的幅度和相位信息，以采樣率fs（fs＝4f0／（2M－1），fs≥2B且M為正整數(shù)）對(duì)此信號(hào)采樣，采樣后的輸出為

由上式可以看出，采樣輸出的信號(hào)中包含了所需的有用信息，x（n）即為交替的I、Q雙路信號(hào)，只不過(guò)在符號(hào)上需要進(jìn)行修正。另外，I、Q兩路輸出信號(hào)在時(shí)間上相差一個(gè)采樣周期，要得到標(biāo)準(zhǔn)的I、Q雙路信號(hào)，則需要經(jīng)過(guò)后續(xù)的數(shù)字信號(hào)處理來(lái)實(shí)現(xiàn)。這種數(shù)字化方法，既完成了正交化處理，又實(shí)現(xiàn)了信號(hào)的檢波。

正交采樣的頻譜示意圖［4］如圖2所示，根據(jù)帶通采樣定理取fs＝（3B／4）×f0，即式（2）中的M＝2，則A／D變換后的頻譜如圖2（a）所示。之后將此采樣信號(hào)分別乘以cosω0tn和－sinω0tn，在頻域上則等效于將頻譜左移π／2，即將正頻譜的中心移到了零頻，時(shí)域信號(hào)也相應(yīng)地分解為實(shí)部和虛部。接著通過(guò)低通濾波器，在頻域上就是濾除掉相當(dāng)于高頻的負(fù)頻譜分量，在時(shí)域上等效于將分離出的實(shí)、虛部通過(guò)濾波插值得到I、Q兩路同一時(shí)刻的采樣值，如圖2（c）所示。濾波后數(shù)據(jù)率仍為2B，故對(duì)其進(jìn)行1／2抽取以降低數(shù)據(jù)率，在頻域上等效為頻譜疊加，最后可得到如圖2（d）所示的頻譜結(jié)構(gòu)，在時(shí)域上即得到了所需信號(hào)的復(fù)包絡(luò)。

要得到圖2（d）所示的信號(hào)頻譜圖，在fs＝2B的情況下，要求低通濾波器具有尖銳的截止特性，低通濾波器的止帶衰減情況直接影響對(duì)負(fù)頻譜的抑制程度，決定了鏡頻殘余的大小，因此低通濾波器的設(shè)計(jì)是整個(gè)正交采樣系統(tǒng)實(shí)現(xiàn)的關(guān)鍵。

3 正交采樣系統(tǒng)中濾波器的設(shè)計(jì)

3.1 基于MATLAB的數(shù)字低通濾波器設(shè)計(jì)

常見(jiàn)的FIR濾波器設(shè)計(jì)方法［5］主要有窗函數(shù)法、頻率抽樣法、切比雪夫逼近法和約束最小二乘法。本文以窗函數(shù)法和切比雪夫逼近法為例說(shuō)明設(shè)計(jì)過(guò)程。

窗函數(shù)法在設(shè)計(jì)FIR數(shù)字濾波器中有很重要的作用，正確選擇窗函數(shù)可以提高所設(shè)計(jì)的數(shù)字濾波器的性能，或者在滿足性能的情況下，減小FIR數(shù)字濾波器的階數(shù)。MATLAB信號(hào)處理工具箱提供了兩個(gè)用窗函數(shù)法設(shè)計(jì)FIR濾波器的函數(shù)，即設(shè)計(jì)具有標(biāo)準(zhǔn)頻率響應(yīng)的FIR濾波器的FIR1函數(shù)和設(shè)計(jì)具有任意頻率響應(yīng)的多帶FIR濾波器的FIR2函數(shù)。實(shí)際設(shè)計(jì)中，可以參考各種窗函數(shù)（如漢寧窗、布萊克曼窗等）的過(guò)渡帶、旁瓣峰值幅度和阻帶最小衰減等具體參數(shù)選擇合適的窗函數(shù)，使所設(shè)計(jì)的FIR濾波器的頻率響應(yīng)逼近所要求的理想濾波器的響應(yīng)。

采用窗函數(shù)法設(shè)計(jì)FIR濾波器，設(shè)計(jì)簡(jiǎn)單、方便，但是不容易設(shè)計(jì)出預(yù)先給出截止頻率的濾波器，也不容易在已知濾波器階數(shù)前提下得到最優(yōu)解。切比雪夫法是一種等波紋逼近法，它使誤差在整個(gè)頻帶均勻分布，對(duì)同樣的技術(shù)指標(biāo)，采用最大誤差最小的準(zhǔn)則來(lái)獲得唯一的最佳解。MATLAB信號(hào)處理工具箱提供了兩個(gè)有關(guān)切比雪夫逼近算法應(yīng)用的函數(shù)，即最佳一致逼近法設(shè)計(jì)FIR濾波器的函數(shù)Remez和最佳一致逼近法設(shè)計(jì)FIR濾波器的階數(shù)估計(jì)函數(shù)Remezord。本文設(shè)計(jì)濾波器用的是后者。

3.2 基于乘加單元（MAC）的FIR優(yōu)化設(shè)計(jì)

通常，F(xiàn)IR濾波器的系數(shù)都是固定的，為了采用乘加器陣列，硬件上大多采用轉(zhuǎn)置型FIR結(jié)構(gòu)，以八階濾波器為例，其結(jié)構(gòu)示意圖如圖3所示。圖中D對(duì)應(yīng)時(shí)域中的一次延時(shí)，輸出由輸入信號(hào)的各次延時(shí)乘以相應(yīng)的系數(shù)得到。圖中所示的結(jié)構(gòu)中包括8次乘法、8次加法，在這種結(jié)構(gòu)中，每個(gè)乘加器的結(jié)構(gòu)都是相同的，并且多個(gè)FIR濾波器可以方便地直接級(jí)聯(lián)。

當(dāng)濾波器是線性相位時(shí)，也可以采用標(biāo)準(zhǔn)形FIR結(jié)構(gòu)，它可以減少一半的乘法器，因而節(jié)省了資源。對(duì)圖3所示的濾波器采用這種結(jié)構(gòu)后，乘法次數(shù)由原來(lái)的8次減少為4次，而加法次數(shù)增加4次，由于一次乘法的運(yùn)算量遠(yuǎn)大于一次加法的運(yùn)算量，因此總運(yùn)算量較之前的結(jié)構(gòu)有所減少。當(dāng)階數(shù)為偶數(shù)或?yàn)槠鏀?shù)時(shí)，線性相位FIR濾波器的硬件實(shí)現(xiàn)方法略有不同。當(dāng)階數(shù)n為偶數(shù)時(shí)，可按圖4的方法來(lái)實(shí)現(xiàn)；當(dāng)階數(shù)為奇數(shù)時(shí)，只需要去掉一組移位寄存器，可按圖5給出的方法來(lái)實(shí)現(xiàn)（圖中濾波器的階數(shù)等于7）。

為了提高濾波器的運(yùn)算效率，對(duì)上述結(jié)構(gòu)改用流水線結(jié)構(gòu)，在每一級(jí)乘加后加一寄存器。另外，對(duì)經(jīng)過(guò)歸一化的濾波器系數(shù)，利用它們與2的冪次方的接近程度，對(duì)乘法運(yùn)算進(jìn)一步簡(jiǎn)化，如圖6所示。如濾波器的系數(shù)為｛11，64，31，127，31，64，11｝時(shí)，輸入信號(hào)與系數(shù)64相乘，可以對(duì)原數(shù)左移6位得到；與系數(shù)31相乘，可以對(duì)原數(shù)先左移5位，再?gòu)闹袦p去原數(shù)得到；與系數(shù)11相乘，可以用對(duì)其進(jìn)行左移3位和左移2位的數(shù)的和中減去原數(shù)得到。經(jīng)過(guò)上述對(duì)乘法運(yùn)算的簡(jiǎn)化，很大程度上減少了乘法運(yùn)算的代價(jià)，從而節(jié)省了資源。

4 仿真及實(shí)現(xiàn)

以MATLAB設(shè)計(jì)工具對(duì)正交采樣設(shè)計(jì)為例進(jìn)行仿真。在某正交采樣系統(tǒng)中，設(shè)信號(hào)采樣頻率fs＝40 MHz，輸入信號(hào)采用線性調(diào)頻信號(hào)的形式，其中心頻率f0＝8.5 MHz，帶寬Bk＝1 MHz。如圖7（a）所示，正交采樣前對(duì)此信號(hào)進(jìn)行匹配濾波以評(píng)估性能，結(jié)果如圖7（b）所示。濾波器采用Remez函數(shù)設(shè)計(jì)，階數(shù)為32階，截止頻率為0.5，阻帶衰減為－70 dB，其幅頻響應(yīng)如圖7（c）所示。信號(hào)經(jīng)過(guò)濾波后為零中頻信號(hào)，其時(shí)、頻域波形及對(duì)其匹配濾波結(jié)果如圖7（d）、（e）、（f）所示。

對(duì)比圖7（b）和圖7（f）可看出，正交變換前對(duì)信號(hào)匹配濾波的結(jié)果最高副瓣為39～41 dB，而正交變換后的匹配濾波結(jié)果最高副瓣為36～37 dB。造成脈壓性能下降的主要原因是由于正交變換中設(shè)計(jì)的濾波器的頻率響應(yīng)是非理想的，信號(hào)經(jīng)過(guò)此濾波器，與該濾波器的卷積結(jié)果導(dǎo)致信號(hào)頻譜泄露，從而影響了脈壓性能。在信號(hào)采樣率給定的情況下，可以通過(guò)提高濾波器的階數(shù)以使其頻率響應(yīng)接近理想濾波器的方法來(lái)減小頻譜泄露，提高脈壓性能。

實(shí)現(xiàn)時(shí)，選用Altera公司的Cyclone II系列EP2C70器件［6］，它能夠在250 MHz下運(yùn)行，消除了復(fù)雜算法計(jì)算的性能瓶頸。采用速度為40 MHz、14 bit的A／D變換器，信號(hào)經(jīng)過(guò)A／D采樣后對(duì)其進(jìn)行DDC變換，首先進(jìn)行頻譜的搬移，將正頻譜混頻至零中頻，接著通過(guò)低通濾波器，濾除負(fù)頻譜部分，最后對(duì)得到的信號(hào)正頻譜部分進(jìn)行適當(dāng)倍數(shù)的抽取以降低數(shù)據(jù)率，減輕后續(xù)信號(hào)處理的難度。整個(gè)正交采樣系統(tǒng)的硬件實(shí)現(xiàn)框圖如圖8所示。

對(duì)中頻為f0的回波信號(hào)，用采樣率為fs的速率對(duì)其進(jìn)行采樣，由帶通采樣定理知能滿足fs≥2B的最大正整數(shù)），由于tn＝n／fs，因此，圖1中的cosω0tn實(shí)際上可以簡(jiǎn)化為cos（nπ／2），其取值為1，0，－1，0，…，同樣，－sinω0tn可以簡(jiǎn)化為0，－1，0，1。因此，在圖8所示的硬件框圖中，信號(hào)與系數(shù)相乘的運(yùn)算，簡(jiǎn)化為只對(duì)輸入信號(hào)進(jìn)行簡(jiǎn)單數(shù)值變換即可。

利用MATLAB設(shè)計(jì)的濾波器的系數(shù)，對(duì)其進(jìn)行歸一化、取整、量化，濾波器的系數(shù)字長(zhǎng)為16 bit。輸入信號(hào)為14 bit，對(duì)其符號(hào)擴(kuò)展為16 bit以易于通用。利用濾波器系數(shù)的對(duì)稱性，并利用內(nèi)嵌的豐富的乘法器資源，I、Q兩路的濾波器分別占用16個(gè)乘法器。

最后，對(duì)得到的信號(hào)進(jìn)行抽取，并根據(jù)輸出的最大值從中截取16 bit的有效值，在本設(shè)計(jì)中截取16∶31位，圖9是系統(tǒng)在Quatrus II上的運(yùn)行數(shù)據(jù)，其結(jié)果經(jīng)過(guò)驗(yàn)證與MATLAB的仿真結(jié)果一致。實(shí)驗(yàn)結(jié)果表明該方案在整個(gè)頻帶內(nèi)對(duì)鏡頻分量的抑制在－60 dB以下，可以滿足信號(hào)處理的要求。若要得到更好的鏡頻抑制效果，可以通過(guò)增加字長(zhǎng)和FIR濾波器長(zhǎng)度來(lái)實(shí)現(xiàn)。

5 注意事項(xiàng)

5.1 關(guān)于雷達(dá)脈沖重復(fù)周期（PRI）的選擇

為了保證隔周期數(shù)據(jù)的一致性及距離單元對(duì)齊，通常要求脈沖重復(fù)周期是采樣周期的整數(shù)倍。對(duì)正交中頻采樣，為保證對(duì)同一距離單元的不同周期插值濾波結(jié)果的一致性，要求PRI應(yīng)為采樣周期4倍的整數(shù)倍。

5.2 關(guān)于濾波器的暫態(tài)效應(yīng)

采用數(shù)字濾波器后，在每個(gè)PRI開(kāi)始，當(dāng)數(shù)據(jù)未充滿整個(gè)濾波器時(shí)，濾波輸出的數(shù)據(jù)是不正確的，這就是濾波器的暫態(tài)效應(yīng)。這種現(xiàn)象是無(wú)法避免的。實(shí)際上，這種現(xiàn)象在模擬正交采樣電路中也是存在的，它由A／D變換之前的模擬低通濾波器產(chǎn)生。對(duì)非平穩(wěn)的PRI起始，模擬濾波器也存在暫態(tài)，且這個(gè)暫態(tài)的長(zhǎng)短與濾波器帶寬及過(guò)渡帶有關(guān)，與之相應(yīng)的是數(shù)字濾波器的階數(shù)，只不過(guò)是我們對(duì)模擬電路中的暫態(tài)現(xiàn)象很少注意罷了。

5.3 關(guān)于輸入輸出數(shù)據(jù)的同步

對(duì)于中頻正交采樣電路，由于A／D變換后的數(shù)據(jù)是連續(xù)的，所以在進(jìn)行l(wèi)／2抽取將數(shù)據(jù)分配為I、Q兩路時(shí)必須注意與相應(yīng)濾波器及符號(hào)的配合，即要求將第一個(gè)數(shù)據(jù)打入I路濾波器，而將第二個(gè)數(shù)據(jù)打入Q路濾波器后才能開(kāi)始進(jìn)行濾波。至于數(shù)據(jù)起始位置（第一個(gè)數(shù)據(jù)的確切位置）的不同則僅影響信號(hào)的初相，而不影響正交性及頻譜的正負(fù)。

6 總結(jié)

低通濾波法是數(shù)字正交采樣方法中最基本的一種。本文較為詳細(xì)地分析了用低通濾波法實(shí)現(xiàn)中頻正交采樣的原理，重點(diǎn)描述了低通濾波器的設(shè)計(jì)及優(yōu)化方法，并借助MATLAB工具進(jìn)行仿真。在Cyclone II系列EP2C70上的硬件實(shí)現(xiàn)結(jié)果表明，該方案能以較低的濾波器階數(shù)實(shí)現(xiàn)較高的鏡頻抑制比，節(jié)省了硬件資源，易于對(duì)信號(hào)進(jìn)行實(shí)時(shí)處理和硬件實(shí)現(xiàn)。

［1］Fudge J，Legako M，Sehreiner C.An approach to efficient wideband digital down conversion［C］／／Proceedings of IC SPAT.Toronto：IEEE，1998：713－717.

［2］楊小牛，樓才義，徐建良.軟件無(wú)線電原理與應(yīng)用［M］.北京：電子工業(yè)出版社，2001：60－61.

YANG Xiao－niu，LOU Cai－yi，XU Jian－liang.Principle and Application of Software Radio［M］.Beijing：Publishing House of Electronics Industry，2001：60－61.（in Chinese）

［3］王吉濱，孟憲德，冀振元.直接中頻采樣實(shí)現(xiàn)正交相干檢波的研究［J］.哈爾濱工業(yè)大學(xué)學(xué)報(bào)，2001，33（1）：116－119.

WANG Ji－bin，MENG Xian－de，JI Zhen－yuan.Realization of quadrature coherent detection by direct sampling of IF signal［J］.Journal of Harbin Institute of Technology，2001，33（1）：116－119.（in Chinese）

［4］蘇濤，強(qiáng)生斌，吳順君.數(shù)字正交采樣和脈壓的高效算法及實(shí)現(xiàn)［J］.現(xiàn)代雷達(dá)，2001，23（1）：39：41－48.

SU Tao，Qiang Sheng－bin，WU Shun－jun.An Efficient Algorithm Realizing the Quadrature Sampling and Pulse Compression［J］.Modern Radar，2001，23（1）：39：41－48.（in Chinese）

［5］薛年喜.MATLAB在數(shù)字信號(hào)處理中的應(yīng)用［M］.北京：清華大學(xué)出版社，2003：226－244.

XUE Nian－xi.Application of Matlab in Digital Signal Processing［M］.Beijing：Tsinghua University Press，2003：226－244.（in Chinese）

［6］任愛(ài)鋒，初秀琴，常存，等.基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)［M］.西安：西安電子科技大學(xué)出版社，2004：26－32.

REN Ai－feng，CHU Xiu－qin，CHANG Cun，et al.Embedded System Design Based on FPGA［M］.Xi′an：Xidian University Press，2004：26－32.（in Chinese）

ZHANG Bi－feng was born in Weinan，Shaanxi Province，in 1983.He received the B.S.degree from Xidian University in 2005. He is now an assistant engineer and also a graduate student.His research interests include communication engineering and digital signal processing.

Email：melsea＠sohu.com

郭英（1961－），女，山西運(yùn)城人，空軍工程大學(xué)教授、博士生導(dǎo)師，主要研究方向?yàn)橥ㄐ殴こ毯驼Z(yǔ)音信號(hào)處理。

GUO Ying was born in Yuncheng，Shanxi Province，in 1961.She is now a professor and also the Ph.D.supervisor.Her research interests include communication engineering and voice signal processing.

Digital Quadrature Sampling of IF Signal and its FPGA Implementation

ZHANG Bi-feng，GUO Ying
（Institute of Telecommunication Engineering，Air Force Engineering University，Xi′an 710077，China）

To satisfy the requirement of high performance signal processing technique，it is necessary to use the direct sampling of IF（Intermediate Frequency）signal to obtain quadrature signals.This paper analyses the principle of the quadrature sampling of IF signal，presents the method to design the filter and its FPGA implementation，and finally，validates the effectiveless of this method through a simulation.Theorectical analysis and simulation result demonstrate that the requirement of high performance signal processing technique can be completely satisfied with this methods.

signal processing；digital IF；quadrature sampling；LPF；coherent detector；FPGA implementation

TN911.72

A

10.3969／j.issn.1001－893x.2011.02.009

張碧鋒（1983－），男，陜西渭南人，2005年于西安電子科技大學(xué)獲學(xué)士學(xué)位，現(xiàn)為助理工程師、空軍工程大學(xué)碩士研究生，主要研究方向?yàn)橥ㄐ殴こ毯蛿?shù)字信號(hào)處理；

1001－893X（2011）02－0046－06

2010－10－09；

2010－11－24