基于FPGA的寬動態(tài)范圍DPSK解調(diào)器設(shè)計?

李興廣，陳殿仁

基于FPGA的寬動態(tài)范圍DPSK解調(diào)器設(shè)計?

李興廣，陳殿仁

（長春理工大學(xué)，長春130022）

為了解決大多普勒頻移、猝發(fā)通信條件下傳統(tǒng)接收機結(jié)構(gòu)復(fù)雜的問題，設(shè)計并實現(xiàn)了一種基于FPGA實現(xiàn)的寬動態(tài)范圍全數(shù)字DPSK基帶接收機。采用1 bit A／D帶通采樣技術(shù)和差分檢測技術(shù)，在最大40 kHz多普勒頻移條件下實現(xiàn)了70 dB動態(tài)范圍。該技術(shù)已用于某低成本毫米波數(shù)據(jù)通信系統(tǒng)中，實現(xiàn)了碼速率為10 Mbit／s、動態(tài)范圍大于70 dB的DPSK信號解調(diào)，系統(tǒng)誤比特率為10-6。

毫米波通信；DPSK基帶信號解調(diào)；1bit A／D帶通采樣；差分檢測

1 引言

目前，一般數(shù)據(jù)通信系統(tǒng)，基帶信號解調(diào)需要利用鎖相環(huán)路精確估計接收載波的頻率與相位信息，在多普勒頻率偏移較大的情況下，用上述方法恢復(fù)高頻載波的頻率和相位，系統(tǒng)結(jié)構(gòu)更加復(fù)雜［1］。在毫米波頻段，多普勒頻移相對較大，對鎖相環(huán)路要求較高的情況下，對于低成本通信系統(tǒng)來說，復(fù)雜的系統(tǒng)結(jié)構(gòu)是十分不利的。因此，本文提出了一種基于現(xiàn)場可編程邏輯陣列（FPGA）實現(xiàn)的全數(shù)字DPSK基帶接收機的結(jié)構(gòu)，采用1 bit A／D對中頻信號進(jìn)行帶通采樣與量化處理，并通過差分檢測技術(shù)實現(xiàn)解調(diào)，提高了接收機的動態(tài)范圍和抗多普勒效應(yīng)的性能。

由于采用了差分檢測技術(shù)消除多普勒頻率偏移對DPSK接收系統(tǒng)性能的影響，接收機不需要精確的載波恢復(fù)，提高了傳輸效率，降低了電路復(fù)雜程度。另外，接收機使用1 bit A／D將中頻信號帶通采樣數(shù)字化，由于1 bit A／D的高度非線性，因此只要前置放大器具有足夠高的增益，使弱信號放大到數(shù)字域的強度即可，不需要自動增益控制，也不需要線性放大，就能使接收機具有較寬的動態(tài)范圍［1］。

2 全數(shù)字DPSK基帶接收機結(jié)構(gòu)

基于FPGA實現(xiàn)的PSK基帶接收機主要包括1 bit A／D前端、積分清洗和時鐘恢復(fù)等電路，結(jié)構(gòu)如圖1所示。中頻信號經(jīng)1 bit ADC根據(jù)帶通采樣定理采樣后，得到幅值為“1”或“0”的二值信號，該信號形成數(shù)字域的I、Q兩路信號，再進(jìn)行自相關(guān)差分解調(diào)和最大似然比判決等處理，解調(diào)出數(shù)據(jù)信息。1 bit A／D的使用還消除了傳統(tǒng)接收機的模擬混頻器、有源濾波器的噪聲系數(shù)、同相正交支路的幅度及相位不平衡等對接收機性能的影響［2］。

由于傳統(tǒng)接收機使用的4個基帶模擬混頻器在圖1中由同或邏輯門或者異或邏輯門所取代，低通匹配濾波器也由數(shù)字積分清洗濾波器實現(xiàn)，所以消除了混頻器和濾波器噪聲系數(shù)對接收機性能的影響。處理過程特別適合于使用FPGA技術(shù)實現(xiàn)，使接收機設(shè)計與實現(xiàn)具有很高的靈活性。

另外，傳統(tǒng)接收機的鎖相環(huán)路帶寬必須足夠?qū)挷拍芟l偏引起的性能惡化。鎖相環(huán)路帶寬越寬，捕獲時間越長，接收機越復(fù)雜，同時還可能使SNR下降2～3 dB［3，4］。本文采用的二階差分檢測技術(shù)原理如圖2所示，因為相鄰符號引起的頻偏和相位誤差是確定的，因此，接收機可以使用自相關(guān)技術(shù)解調(diào)，且不需要載波精確同頻、同相。

二階差分技術(shù)原理如圖2所示，在發(fā)射端，信息由二階差分編碼器進(jìn)行相位編碼，如圖2（a）所示。設(shè)原始信號相位為θ（t），則一階差分輸出為

二階差分輸出為

在接收端采用二階差分解碼，原理如圖2（b）所示。設(shè)接收端接收到的信號相位為θ2（t）+Δωt，其中Δω為多普勒效應(yīng)引起的頻偏。一階差分解調(diào)輸出為

從式（3）可知，一階差分無法消除由多普勒頻移引起的固定相位差ΔωT。二階差分解調(diào)輸出為

因此，經(jīng)二階差分消除了由多普勒頻移引起的固定相位差ΔωT。

3 帶通采樣對接收機性能影響

圖1所示接收機中的1 bit A／D是由一個模擬比較器和一個D觸發(fā)器構(gòu)成的采樣電路。模擬信號被1 bit A／D轉(zhuǎn)換為方波，然后由D觸發(fā)器以時鐘頻率fs采樣。1 bit A／D原理如圖3所示。

量化誤差對接收機性能的影響可以用信噪比下降來表示，A／D采樣后，信噪比為

式中，Eb為符號能量，N0為系統(tǒng)噪聲，Nq為量化噪聲。由ADC量化誤差引起SNR損失為

ADC量化噪聲的方差和功率為

其中，b是ADC的位數(shù)，對1 bit ADC（b=1時）有:

信號幅度為A，周期為T。白噪聲功率:

量化噪聲引起的信噪比損失為

式中，A為信號幅度。當(dāng)接收機中頻為140 MHz、信號帶寬為20 MHz、碼速率為10 Mbit／s、采樣頻率為112 MHz時，1～8 bit ADC量化噪聲造成的接收機信噪比損失如圖4所示。

由圖4可見，當(dāng)信噪比較低時，1 bit ADC量化噪聲引起的信噪比損失較小，信噪比損失隨信噪比的增大而增加，但對接收機的誤比特率性能影響較小，由式（12）可見，通過增加采樣頻率可以進(jìn)一步減小信噪比損失。

4 接收機誤比特率分析

設(shè)圖1所示接收機的輸入信號在（n-1）T≤t≤nT區(qū)間可以表示為（T為輸入信號周期）

其中，nc（t）和ns（t）是低通噪聲，其均方差是信號在（n-1）T≤t≤nT區(qū)間內(nèi)經(jīng)帶通采樣為

其中，在（n-2）T≤t≤（n-1）T間的信號和噪聲:

接收信號rn-1和rn可能是1或0，如果相位差分調(diào)制Δφn=φn-φn-1取值為0或π，則同相支路差分解調(diào)輸出可以表示為

令

式（20）中:

式中，nc1nc2ns1ns2是噪聲成分，由于rn、rn-1具有相同頻率誤差Δω，則差分解碼后:

頻率誤差Δωt被消除，根據(jù)式（4）中ΔωT項可以通過二階差分解碼消除。每個樣點的差錯概率可以表示為

同樣可以得到正交支路的差錯概率:

接收機輸出可以表示為

誤比特率為

圖5是不同信噪比條件下理想DPSK接收機和本文論述的接收機的誤碼率仿真結(jié)果。接收機參數(shù):中頻140 MHz，信號帶寬20 MHz，碼速率10Mbit／s，采樣頻率112 MHz。

5 結(jié)論

1 bit A／D帶通采樣技術(shù)和差分檢測技術(shù)的應(yīng)用極大程度降低了傳統(tǒng)接收機的復(fù)雜性，當(dāng)誤比特率小于10-6時，接收機較理想接收機信噪比損失大約4 dB，但是接收機不需要精確載波恢復(fù)電路，降低了電路復(fù)雜程度，易于實現(xiàn)，適用于低成本和對接收機靈敏度要求不高的情況。

［1］Yuce M R，Liu Wentai.Implementation and Performance of a Low-Power Multirate PSK Receiver Robust to Doppler Shift［C］／／Proceedings of IEEE 60th Vehicular Technology Conference.Los Angeles，CA:IEEE，2004:2230-2235.

［2］Kajiwara A.Mobile satellite CDMA system robust to Doppler shift［J］.IEEETransactionson Vehicular Technology，1995，44（3）:480-486.

［3］RafferyW，Divsalar D.Modulation and coding for landmobile satellite channels［C］／／Proceedings of 1998 IEEE International Conference on Communications.Philadelphia，PA，USA:IEEE，1988:1105-1111.

［4］Vaughan R G，ScottN L，White DR.The theory ofbandpass sampling［J］.IEEETransactionson Signal Processing，1991，39（9）:1973-1984.

［5］Wu PH.The optimal BPSK demodulatorwith a 1-bit A／D front-end［C］／／Proceedings ofMilitary Communication Conference.Boston，MA，USA:IEEE，1998:730-735.

LIXing-guang was born in Changchun，Jilin Province，in 1976.He received the Ph.D.degree from Changchun University of Science and Technology in 2010.He isnow a lecturer.His research interests include microwave communication，signal and information processing.

Email:leexingguang＠126.com，renhe2009＠163.com

陳殿仁（1952—），男，吉林長春人，2000年獲博士學(xué)位，現(xiàn)為教授，主要研究方向為信號與信息處理技術(shù)。

CHENDian-renwas born in Changchun，Jilin Province，in 1952.He received the Ph.D.degree in 2000.He is now a professor.His research direction is signal and information processing technology.

Email:

diarrenchen＠cust.edu.cn

Design of a Wide Dynam ic Range Digital DPSK Demodulator using FPGA

LIXing-guang，CHEN Dian-ren
（Changchun University of Science and Technology，Changchun 130022，China）

An all digital wide dynamic range DPSK receiver is designed and implemented by using field programmable gate array（FPGA）for burst communication applications in environmentwith a large Doppler frequency offset.The receiver employs 1 bit A／D bandpass sampling and differential detection to achieve a 70 dB dynamic range when themaximum Doppler frequency shift is 40 kHz.The technology has been used in a lowcostmillimeter-wave communication system to demodulate the DPSK signalwhose code rate is 10 Mbit／s and the signal dynamic range is greater than 70 dB，and the bit error rate can reach 10-6.

MMW communication；DPSK demodulation；1bit A／D bandpass sampling；differential detection

TN928

A

10.3969／j.issn.1001-893x.2011.12.011

李興廣（1976—），男，吉林長春人，2010年于長春理工大學(xué)獲博士學(xué)位，現(xiàn)為講師，主要研究方向為微波通信、信號與信息處理等；

1001-893X（2011）12-0053-04

2011-09-28；

2011-11-08