蔡氏電路中模擬電感的容差分析

馮明庫

(廣東技術師范學院電子與信息學院,廣東廣州510665)

1 引 言

混沌及其應用是非線性科學研究領域的一個熱點.自然界和人類社會中的許多混沌現(xiàn)象都可用非線性代數(shù)方程或微分方程來表示,并可用混沌電路來加以模擬.由于混沌電路易于構造、操作控制和觀察,因而混沌電路的研究不僅在電路系統(tǒng),而且在整個非線性科學研究領域都具有深刻的意義.

在已有的混沌電路中,最典型的是美國Berkeley大學 Leon.O.Chua提出的蔡氏電路[1-4].因其是能產(chǎn)生混沌行為的最小、最簡、可證明的三階自治電路,而獲得了最為廣泛的研究.電路的混沌特性是由其元件參量確定的,只要元件的參量在可能的范圍內(nèi)取值,系統(tǒng)就可展現(xiàn)出周期現(xiàn)象和混沌現(xiàn)象.在已有的對原始蔡氏電路混沌現(xiàn)象的研究文獻中[5-7],研究者多是探討電阻阻值或電容容值改變時分岔現(xiàn)象產(chǎn)生的情形.即便是對含有模擬電感的蔡氏電路,也是探討原蔡氏電路部分中的電阻電容取值改變時蔡氏電路系統(tǒng)經(jīng)倍周期分岔走向混沌的過程[8-9],很少研究組成模擬電感的各元件對蔡氏電路系統(tǒng)中混沌現(xiàn)象的影響.

本文用模擬電感代替原蔡氏電路中的電感元件,深入討論模擬電感中2個電阻元件和1個電容元件參量改變時,系統(tǒng)由倍周期分岔走向混沌的過程,并與原始蔡氏電路改變電阻元件產(chǎn)生混沌的情形做比較,發(fā)現(xiàn)電路的魯棒性和倍周期過程豐富性的優(yōu)劣.

2 基于模擬電感的蔡氏電路

原始的蔡氏電路是三階自治非線性電路系統(tǒng),由1個電感L,2個電容 C1和 C2,1個線性電阻 R0以及1個分段線性電阻 NR所組成,如圖1所示.

圖1 原始蔡氏電路

蔡氏電路的三階微分方程為

式中 u1和 u2分別是電容 C1和電容 C2兩端的電壓,iL為流過電感L的電流;g(u1)為蔡氏二極管NR的伏安特性函數(shù),g(u1)=Gbu1+0.5(Ga-Gb)(|u1+E|-|u1-E|),其中 E為轉折點電壓,Ga和Gb為伏安特性曲線中2段不同折線線段的斜率,蔡氏二極管的伏安特性曲線見文獻[2].

將圖1中的電感L用模擬電感L′(圖2中左虛線框內(nèi)部分)替代,就組成了基于模擬電感的蔡氏電路(圖2).圖中右邊的虛線框部分即為蔡氏二極管NR.

圖2 基于模擬電感的蔡氏電路

利用理想運放的“虛短”和“虛斷”的概念,可得出模擬電感的等效阻抗為

為了簡化計算,在實驗中,令 R11=R12=1 kΩ,則模擬電感的等效電感L′=RSRPCS.

3 仿真實驗

對圖1所示的原始蔡氏電路和圖2所示的基于模擬電感的蔡氏電路,采用M ultisim仿真軟件,分別調節(jié)電阻 R0和模擬電感中的 RS,RP和CS,觀察不同組成的蔡氏電路經(jīng)倍周期分岔走向混沌的過程,并計算各自的周期態(tài)時間和混沌態(tài)時間占整個分岔過程時間的百分比,比較它們的調節(jié)范圍大小,給出電路分岔參量的容差數(shù)值.實驗中,運算放大器的型號為 TB032,為了簡化畫圖,±9 V的電源未畫出.

3.1 原始蔡氏電路

按圖1接線,電感取值18 m H,改變電阻元件 R0的阻值,得到電路經(jīng)倍周期分岔進入混沌,乃至極限環(huán)的歷程,見圖3,橫坐標為電容 C1上的電壓u1,縱坐標為電容 C2上的電壓 u2.當 R0大于2 108Ω時,電路經(jīng)過簡短時間振蕩即進入平衡點[圖3(a)是 R0=2 180Ω時的相圖].當R0減小到2 018Ω時,電路進入穩(wěn)定的一周期狀態(tài)[圖3(b)],繼續(xù)減小阻值至1 978Ω,電路進入穩(wěn)定的二周期狀態(tài)[圖3(c)],但再減小阻值,未能見到明顯的四周期態(tài)和八周期態(tài).當阻值減小到1 962Ω時,出現(xiàn)多周期狀態(tài).繼續(xù)減小阻值至1 936Ω時,出現(xiàn)單渦卷混沌吸引子[圖3(d)].當阻值等于1 933Ω時,電路出現(xiàn)雙渦卷混沌吸引子[圖3(e)].直到阻值為1 547Ω時,電路才開始出現(xiàn)極限環(huán)[圖3(f)].電路的各個狀態(tài)及其出現(xiàn)時相應的電阻阻值 R0見表1的第2列.

圖3 原始蔡氏電路的倍周期分岔歷程相圖

3.2 基于模擬電感的蔡氏電路

按圖2電路接線,取 R0的電阻值為1 600Ω,改變電阻 RS,RP和電容 CS的任一元件的值,同樣觀察電路經(jīng)倍周期分岔走向混沌的過程.圖4是改變電阻 RS時電路的各個狀態(tài)圖,橫坐標為電容C1上的電壓 u1,縱坐標為電容 C2上的電壓u2.電路的各個狀態(tài)及其出現(xiàn)時相應的電阻值RS,RP和電容值 CS見表1的第3～5列.

當電阻 RS等于750Ω時,電路開始起振,但隨即進入穩(wěn)定的平衡點[圖4(a)].當阻值增大至812Ω時,電路進入穩(wěn)定的一周期狀態(tài)[圖4(b)];當阻值增至1 197Ω時,電路進入穩(wěn)定的二周期狀態(tài)[圖4(c)];繼續(xù)增大阻值至1 251Ω時,四周期狀態(tài)[圖4(d)]開始出現(xiàn),當阻值為1 258Ω時,八周期狀態(tài)[圖4(e)]出現(xiàn),而四周期和八周期狀態(tài)在圖1所示的原始蔡氏電路很難觀察到.當阻值變化到1 270Ω時,電路進入混沌態(tài),開始出現(xiàn)單渦卷混沌吸引子[圖4(f)];繼續(xù)增大阻值到1 350Ω,雙渦卷混沌吸引子[圖4(g)]開始出現(xiàn).在阻值增至1 800Ω時,混沌態(tài)結束,出現(xiàn)極限環(huán)[圖4(h)].

由圖3和圖4可知,基于模擬電感的蔡氏電路的倍周期分岔歷程更加豐富.從表1的數(shù)據(jù)可看出,基于模擬電感的蔡氏電路從倍周期開始至混沌態(tài)結束,整個阻值的調節(jié)范圍為988Ω,而原始蔡氏電路僅為471Ω.基于模擬電感的蔡氏電路的倍周期過程可調電阻的調節(jié)范圍(458Ω)占了整個分岔過程的46.4%,遠大于原始蔡氏電路的17.4%,所以基于模擬電感的蔡氏電路的倍周期分岔過程更為豐富且易觀察.從單渦卷混沌吸引子到雙渦卷混沌吸引子再到極限環(huán)的整個混沌態(tài)分岔參量調節(jié)過程看,原始蔡氏電路為389Ω,而基于模擬電感的蔡氏電路達到了530Ω,調節(jié)范圍更大,魯棒性更強.從表1后3列 RS,RP和CS的分岔參量值來看,RS和 RP各個狀態(tài)出現(xiàn)時的數(shù)值相同,三者的容差范圍相同,這從式(2)也可以直接得出同樣的結論.當改變 R0阻值,得到的三元件調節(jié)時的容差范圍也是一致的,說明調節(jié) RS,RP和電容值 CS的任何一個都能起到同樣的效果.

圖4 基于模擬電感的蔡氏電路的倍周期分岔歷程相圖

表1 電路的各個狀態(tài)對應的分岔參量值及分岔元件的容差范圍

4 硬件電路搭建及測試實驗

按圖2制成電路板后,固定其他元件值,只改變 RS的阻值,在 TDS 2022B數(shù)字存儲示波器上記錄下電容 C1和電容 C2上的 u1和 u2的相圖,得到基于模擬電感的硬件蔡氏電路由倍周期分岔走向混沌的全過程,如圖5所示.圖5(a)是當 RS等于1 000Ω時,電路出現(xiàn)的一周期狀態(tài);當 RS等于1 200Ω時,出現(xiàn)圖5(b)所示的二周期狀態(tài);圖5(c)是 RS等于1 254Ω時出現(xiàn)的四周期狀態(tài);調節(jié) RS等于1 265Ω,電路出現(xiàn)如圖5(d)所示的八周期狀態(tài),由于內(nèi)側和外側的4個周期狀態(tài)不明顯,改變示波器2個輸入通道的靈敏度選擇開關,放大圖5(d)為圖5(e)和圖5(f).圖5(e)是圖5(d)的右半部分放大圖,而圖5(f)是對圖5(d)右外側的4個周期態(tài)的局部放大.可見,圖5(d)中不明顯的周期軌道在圖5(e)和圖5(f)中已清晰可見.圖5(g)是 RS等于1 300Ω時出現(xiàn)的單渦卷吸引子,而圖5(h)是 RS等于1 500Ω時電路呈現(xiàn)出的雙渦卷吸引子;當調節(jié) RS等于1 900Ω時,硬件電路出現(xiàn)如圖5(i)所示的極限環(huán).比較圖5和表1的數(shù)據(jù)發(fā)現(xiàn),硬件電路實驗測試結果中 RS的各取值都在表1的各狀態(tài)參量取值范圍內(nèi),硬件電路實驗測試結果與仿真實驗數(shù)據(jù)吻合.

圖5 基于模擬電感的硬件蔡氏電路的倍周期分岔相圖

5 結束語

本文研究了基于模擬電感的蔡氏電路的倍周期分岔過程.由于原始蔡氏電路的電感元件被由運算放大器組成的模擬電感取代,因此硬件電路體積更小,便于集成.同時實驗結果表明,此電路不但不影響蔡氏電路本身的特性,而且容易起振,更為突出的優(yōu)勢是分岔參量調節(jié)范圍更寬,倍周期分岔現(xiàn)象豐富且易觀察.

[1] Chua L O.Chua’s circuit 10 years later[J].International Journal of Circuit Theo ry and App lication,1994,22(4):279-305.

[2] Kennedy M P.Three steps to chaos——part Ⅱ:A Chua’s circuit p rimer[J].IEEE Transactions on Circuits and System sⅠ,1993,40(10):657-674.

[3] Zhong Guo-qun,Ayrom F.Periodicity and chaos in Chua’s circuit[J].IEEE Transactions on Circuits and System s,1985,32(5):501-503.

[4] Matsumoto T.A chaotic attractor from Chua’s circuit[J].IEEE Transactions on Circuits and Systems,1984,31(12):1055-1058.

[5] Huang An-shan.On boundsof the parametric range of bifurcation of Chua’s circuit[J].IEEE Transac-tions on Circuits and SystemsⅠ,1996,43(8):691-695.

[6] 羅榮芳,林土勝.蔡氏混沌電路硬件實現(xiàn)的容差分析[J].華南理工大學學報,2006,34(9):13-17.

[7] 盧元元,薛麗萍.蔡氏電路實驗研究[J].電氣電子教學學報,2003,25(3):67-69.

[8] 陳立宏,陳莉,高龍,等.改進蔡氏混沌電路的實現(xiàn)[J].物理實驗,2009,29(6):35-37.

[9] 王宇清,楊文明.混沌電路電容參數(shù)的選擇優(yōu)化[J].物理實驗,2009,29(2):45-46.