一種高效靈活數(shù)字上變頻FPGA設(shè)計(jì)

張新勝

（中國人民解放軍空軍裝備部，北京100071）

軟件無線電的基本思想是把A/D變換器盡可能地靠近射頻天線，用軟件實(shí)現(xiàn)無線電系統(tǒng)的各種功能[1]。數(shù)字上變頻器是軟件無線電中發(fā)射機(jī)的核心部分，它的基本功能是增加基帶信號(hào)采樣率并將其上變頻到載波頻率上，經(jīng)過發(fā)射天線發(fā)射出去。采用專用芯片實(shí)現(xiàn)數(shù)字上變頻器集成度高，應(yīng)用方便，但是缺少靈活性，在軟件無線電中的應(yīng)用受到限制，因此研究使用可編程的FPGA實(shí)現(xiàn)數(shù)字上變具有重要意義。

半導(dǎo)體技術(shù)的發(fā)展使得FPGA的性能越來越高，目前較高性能的FPGA內(nèi)嵌了豐富乘累加單元和Block-Ram單元，再憑借可編程特點(diǎn)和高速并行結(jié)構(gòu)，F(xiàn)PGA在越來越多的情況下可取代DSP和ASIC而成為未來數(shù)字信號(hào)處理的理想選擇。FPGA內(nèi)置越來越多的成熟IP核，為研究和開發(fā)者提供了方便,縮短了開發(fā)周期。

本文研究了數(shù)字上變頻原理，根據(jù)一組設(shè)計(jì)實(shí)例參數(shù)要求，利用Matlab仿真分析，提出了滿足系統(tǒng)性能的高效插值濾波器的結(jié)構(gòu),即積分梳妝濾波器CIC(Cascade Integrator-Comb Filter)和補(bǔ)償濾波器(CFIR)級(jí)聯(lián)的結(jié)構(gòu)。在FPGA中采用Altera提供的IP核實(shí)現(xiàn)穩(wěn)定可靠的數(shù)字上變頻。

1 數(shù)字上變頻原理

數(shù)字上變頻器的基本工作原理是將基帶信號(hào)通過脈沖成形濾波器進(jìn)行處理，以適應(yīng)帶限信道和消除碼間干擾(ISI),然后通過插值濾波器提高采樣率，最后與正交載波進(jìn)行數(shù)字混頻。其原理框圖如圖1所示。

圖1 數(shù)字上變頻原理框圖

數(shù)字上變頻器的核心部件是內(nèi)插器和數(shù)字振蕩器(NCO)。內(nèi)插器通過在原始的采樣間隔內(nèi)增加新的采樣點(diǎn)來提高信號(hào)的采樣率，因此在頻域內(nèi)產(chǎn)生原始信號(hào)的鏡像頻譜，需要通過低通濾波器[2]。本設(shè)計(jì)采用積分梳妝濾波器(CIC)和補(bǔ)償濾波器(CFIR)級(jí)聯(lián)結(jié)構(gòu)來實(shí)現(xiàn)內(nèi)插和低通濾波。上變頻采用數(shù)字振蕩器(NCO)實(shí)現(xiàn)。

2 插值濾波器的設(shè)計(jì)

2.1 積分梳妝濾波器CIC

積分梳妝濾波器CIC，又名Hogenauer filters,具有結(jié)構(gòu)簡(jiǎn)單、規(guī)整，需要的存儲(chǔ)小等特點(diǎn)。由于它不需要乘法器，加之濾波器的所有系數(shù)均為1，而且利用積分環(huán)節(jié)減少了中間過程的存儲(chǔ)量，因此常常應(yīng)用在高速采樣（高速采樣使得乘法器個(gè)數(shù)太多）和插值比很大（插值比大使得FIR濾波器的階數(shù)過高，需要保存的系數(shù)太多）情況下。

積分梳妝濾波器CIC一般由Integrator和 Comb兩個(gè)基本模塊組成。Integrator模塊的差分方程為：

其Z域上的傳遞函數(shù)為：

Comb模塊的差分方程為：

其Z域上的傳遞函數(shù)為：

積分梳妝濾波器CIC分為兩種功能，分別為抽取器和內(nèi)插器。本文主要關(guān)注CIC內(nèi)插器。CIC內(nèi)插器是由N個(gè)Comb模塊級(jí)聯(lián)，以的速率采樣,再級(jí)聯(lián)以N個(gè)Integrator模塊，其采樣率為fs，內(nèi)插系數(shù)為R。那么，內(nèi)插器的Z域傳遞函數(shù)為：

積分梳妝濾波器CIC其本質(zhì)上等同于N個(gè)具有矩形沖擊響應(yīng)的濾波器的級(jí)聯(lián)。但是在實(shí)現(xiàn)上卻減少了復(fù)雜度與資源消耗。CIC是一種在硬件實(shí)現(xiàn)上比較經(jīng)濟(jì)的濾波器結(jié)構(gòu)。N越大，積分梳妝濾波器CIC幅頻響應(yīng)越好[3]。

2.2 CFIR濾波器

盡管積分梳妝濾波器在插值比較大的情況下很有效，但是其響應(yīng)缺少平坦通帶響應(yīng)和快速下降的過度帶。為了解決這個(gè)問題，需要在積分梳妝濾波器CIC前面級(jí)聯(lián)一級(jí)補(bǔ)償濾波器CFIR。CFIR幅頻響應(yīng)函數(shù)：

其中M為濾波器的微分時(shí)間延遲，R為插值系數(shù)，N為CIC濾波器的級(jí)數(shù)[4]。

積分梳妝濾波器CIC經(jīng)過補(bǔ)償濾波器CFIR的補(bǔ)償后，其幅頻響應(yīng)具有近乎水平的通帶和快速下降的過渡帶。

積分梳妝濾波器CIC、補(bǔ)償濾波器CFIR以及二者級(jí)聯(lián)后的信號(hào)分別如圖2、圖3、圖4所示。從圖中可以看出CIC與CFIR級(jí)聯(lián)后的幅頻響應(yīng)曲線通帶平坦，過渡帶陡峭，有很理想的幅頻響應(yīng)曲線。

3 數(shù)控振蕩器NCO設(shè)計(jì)

數(shù)控振蕩器NCO(Numerically Controlled Oscillator)是數(shù)字上變頻器的重要部件，用于實(shí)現(xiàn)基帶信號(hào)到中頻信號(hào)的頻譜搬移。數(shù)控振蕩器具有頻率分辨率高、頻率變化快、相位可連續(xù)性變化及生成的正余弦正交特性好等特點(diǎn)，數(shù)字化的相位和幅度可以實(shí)現(xiàn)高精度的數(shù)字調(diào)制解調(diào)。本設(shè)計(jì)中NCO采用CORDIC算法，不占用RAM和DSP資源，只消耗邏輯資源。基于CORDIC迭代算法的數(shù)控振蕩器僅用移位寄存器和加法器就可產(chǎn)生正余弦信號(hào)，不但省去了傳統(tǒng)NCO龐大的存儲(chǔ)器資源，而且具備數(shù)控振蕩器頻率分辨率高、頻率變化速度快、相位可連續(xù)性變化和生成的正余弦正交特性好的優(yōu)點(diǎn)[5]。本文設(shè)計(jì)的NCO可編程，無雜散,動(dòng)態(tài)范圍可達(dá)100 dB。

4 硬件實(shí)現(xiàn)

本設(shè)計(jì)是在Altera QuatusII 8.0軟件環(huán)境下實(shí)現(xiàn)的。在Altera FPGA EP2SGX90驗(yàn)證了數(shù)字上變頻功能。由于數(shù)字上變頻跟參數(shù)相關(guān)，不同的參數(shù)要求有不同的設(shè)計(jì)結(jié)構(gòu)，因此本文以一組實(shí)際參數(shù)要求來介紹數(shù)字上變頻如何在FPGA中實(shí)現(xiàn)。數(shù)字上變頻參數(shù)要求如表1所示。

表1 數(shù)字上變頻參數(shù)

根據(jù)表1中數(shù)字上變頻器的要求，在Matlab中仿真插值濾波器的參數(shù)。本設(shè)計(jì)采用2插值的補(bǔ)償濾波器CFIR和4插值的積分梳妝濾波器CIC級(jí)聯(lián)結(jié)構(gòu)。補(bǔ)償濾波器CFIR不僅起到低通濾波器和2插值的作用，而且具備平滑 CIC濾波器的作用。圖4是參數(shù) R=4，M=2，N=8時(shí)，補(bǔ)償濾波器CFIR和積分梳妝濾波器CIC級(jí)聯(lián)后的幅頻響應(yīng)，從圖中可以看到該幅頻響應(yīng)的混疊抑制達(dá)到100 dB。

FPGA EP2SGX90具有豐富的IP(Intellectual Property)資源。利用其FIR IP和CIC IP實(shí)現(xiàn)插值濾波,利用NCO IP實(shí)現(xiàn)上變頻。其中FIR IP系數(shù)采用對(duì)稱結(jié)構(gòu)，這樣節(jié)省一半的系數(shù)存儲(chǔ)單元。數(shù)字上變頻器在FPGA中的實(shí)現(xiàn)框圖如圖5所示。由于補(bǔ)償濾波器CFIR和插值濾波器CIC IP核的特點(diǎn)，輸入信號(hào)不是連續(xù)的，因此在設(shè)計(jì)中需要在二者的輸入端添加FIFO。采樣率為Fs的基帶信號(hào)通過CFIR 2插值后采樣率變?yōu)?Fs，同樣該信號(hào)再經(jīng)過4插值CIC濾波器后采樣率為8Fs。FPGA采用流水結(jié)構(gòu)，實(shí)現(xiàn)信號(hào)的實(shí)時(shí)處理。

圖5 FPGA中數(shù)字上變頻實(shí)現(xiàn)框圖

本文設(shè)計(jì)的數(shù)字上變頻系統(tǒng)實(shí)現(xiàn)了通帶頻率1.0 MHz，截止頻率1.5 MHz基帶信號(hào)經(jīng)過8插值上變頻到載頻10 MHz的調(diào)制信號(hào)。該數(shù)字上變頻占用的主要FPGA EP2SGX90內(nèi)部資源如表2所示。結(jié)果表明，該系統(tǒng)在占用少量資源的情況下實(shí)現(xiàn)了數(shù)字上變頻功能。

表2 FPGA資源占用情況

5 結(jié)果分析

為了驗(yàn)證本文設(shè)計(jì)的數(shù)字上變頻的性能，數(shù)據(jù)從數(shù)字上變頻系統(tǒng)輸出后經(jīng)過AD9747芯片進(jìn)行數(shù)模轉(zhuǎn)換，模擬信號(hào)接到示波器上觀察到的波形如圖6所示。這里使用的是LeCory公司的序列號(hào)LCRY0409N01153的示波器。 圖中C3對(duì)應(yīng)的是原始基帶信號(hào)經(jīng)過數(shù)模轉(zhuǎn)化后的模擬信號(hào)，C4對(duì)應(yīng)的是數(shù)字上變頻后數(shù)模轉(zhuǎn)化后的模擬信號(hào)。

本文研究了數(shù)字上變頻的原理，以實(shí)際工程需要為例介紹了使用FPGA設(shè)計(jì)數(shù)字上變頻的過程。采用梳妝濾波器和補(bǔ)償濾波器級(jí)聯(lián)的結(jié)構(gòu)使數(shù)字上變頻有很好的內(nèi)插濾波器特性。同時(shí)根據(jù)FPGA中CIC和FIR IP核的時(shí)序特點(diǎn)，設(shè)計(jì)了高效流水結(jié)構(gòu)，這對(duì)實(shí)際的工程設(shè)計(jì)有重要的指導(dǎo)意義。本文設(shè)計(jì)的數(shù)字上變頻具有可編程、信號(hào)精度高、系統(tǒng)無雜散動(dòng)態(tài)范圍高達(dá)100dB的特點(diǎn)，在FPGA中能穩(wěn)定可靠地運(yùn)行。

[1]楊小牛，樓才義，徐建庭.軟件無線電原理與應(yīng)用[M].北京：電子工業(yè)出版社,2001.

[2]胡廣書.數(shù)字信號(hào)處理-理論.算法與實(shí)現(xiàn)[M].北京：清華大學(xué)出版社，1997.

[3]Altera Corporation.CIC Megacore Function User Guide.2009(11).

[4]Altera Corporation.Understanding CIC Compensation Filters.Ver.1.0.2007(4).

[5]Altera Corporation.NCO Megacore Function User Guide.2009(11).