數(shù)字光端機(jī)的二次復(fù)分接設(shè)計(jì)

(北方工業(yè)大學(xué) 機(jī)電工程學(xué)院,北京100144)

1 引 言

目前,大量的信息都是通過光纖傳輸?shù)模S著傳輸信息種類的增多，傳統(tǒng)的只能傳輸單一信息的傳輸設(shè)備，如只傳輸視頻或只傳輸網(wǎng)絡(luò)的設(shè)備各自獨(dú)占光纖，造成了光纖資源的浪費(fèi)。復(fù)分接技術(shù)是利用時(shí)分復(fù)用技術(shù)，將不同的數(shù)據(jù)進(jìn)行合并和分離，有利于多種信息的傳輸[1]?？删幊踢壿嬈骷?FPGA)的應(yīng)用使得復(fù)分接技術(shù)的實(shí)現(xiàn)變得容易。FPGA集成度很高，可以完成極其復(fù)雜的時(shí)序和組合邏輯電路功能，適用于高速、高密度的數(shù)字邏輯電路設(shè)計(jì)領(lǐng)域[2]。目前一些光端機(jī)采用的復(fù)分接方式不夠靈活，造成信道利用率低。為此，本文提出一種二次復(fù)分接方法，將不同速率的數(shù)據(jù)靈活處理后，復(fù)接在一起進(jìn)行傳輸，取得了很好的效果。

2 系統(tǒng)構(gòu)成

通過光纖進(jìn)行信息傳輸?shù)南到y(tǒng)是由光傳輸設(shè)備和光纖組成[3]，其中的光傳輸設(shè)備是成對(duì)使用的，簡(jiǎn)稱為光端機(jī)。光端機(jī)的工作原理如圖1所示。

圖1 光端機(jī)原理Fig.1 Schematic diagram of optical translator and receiver

3 設(shè)計(jì)原理

設(shè)計(jì)為單模單光纖傳輸2路視頻、2路立體聲音頻、8路數(shù)據(jù)及1路以太網(wǎng)的數(shù)據(jù)。光端機(jī)的傳輸分為正反兩個(gè)通道，設(shè)計(jì)原理基本相同，本文只以正向通道的設(shè)計(jì)為例進(jìn)行說明。

3.1 硬件設(shè)計(jì)

視頻接口：AD部分采用AD9280芯片，15 MHz采樣，8位量化數(shù)據(jù)輸出；DA部分采用AD9708芯片，工作頻率15 MHz，8位數(shù)據(jù)輸入。

音頻接口：AD部分采用CS5340芯片，將左右聲道音頻分別用78.125 kHz時(shí)鐘采樣24位量化加上8位同步碼,兩個(gè)聲道共64位組成一位5 Mbit/s的數(shù)據(jù)輸出。DA部分采用CS4344芯片，將左右聲道音頻還原。

數(shù)據(jù)接口：采用MAX232芯片，完成232數(shù)據(jù)接口電平和TTL電平轉(zhuǎn)換。

網(wǎng)絡(luò)接口：采用KSZ8995芯片，發(fā)射部分將100 Mbit/s以太網(wǎng)數(shù)據(jù)轉(zhuǎn)換成5位速率為25 Mbit/s的數(shù)據(jù)，其中1位是使能數(shù)據(jù)。接收部分將5位25 Mbit/s的數(shù)據(jù)轉(zhuǎn)換成100 Mbit/s以太網(wǎng)數(shù)據(jù)。

FPGA:采用Altera ep2c5芯片，具體工作由軟件設(shè)計(jì)完成。

轉(zhuǎn)換部分：并串轉(zhuǎn)換部分采用LV1023芯片，串并轉(zhuǎn)換部分采用LV1224芯片。

3.2 軟件設(shè)計(jì)

整個(gè)軟件設(shè)計(jì)在QUARTUS II下用VHDL語言編程實(shí)現(xiàn)[4]。

3.2.1FPGA對(duì)各個(gè)接口數(shù)據(jù)的采集

數(shù)據(jù)采集情況如表1所示。

表1 信號(hào)數(shù)據(jù)的采集情況Table 1 Collection statistics of signal data

3.2.2復(fù)接

復(fù)接是設(shè)計(jì)的重點(diǎn)。數(shù)字復(fù)接的方法按照各支路信號(hào)的交織長(zhǎng)度分為按位復(fù)接、按字復(fù)接和按幀復(fù)接[5]。按位復(fù)接方法對(duì)設(shè)備要求簡(jiǎn)單，存儲(chǔ)容量小,較易實(shí)現(xiàn)，但要求各個(gè)支路碼速和相位都相同。按幀復(fù)接時(shí)不破壞原來各幀的結(jié)構(gòu)，有利于交換,但要用很大容量的緩沖存儲(chǔ)器。結(jié)合以上兩種復(fù)接方法的特點(diǎn),本設(shè)計(jì)采用按字復(fù)接的方法,此種方法既靈活,又不需要大容量的緩沖存儲(chǔ)器,一個(gè)碼字由一個(gè)字節(jié)即8位碼組成。

數(shù)字復(fù)接方式從復(fù)接中各支路信號(hào)時(shí)鐘間的關(guān)系角度分為同步復(fù)接、異步復(fù)接與準(zhǔn)同步復(fù)接[5]。如果各支路信號(hào)的時(shí)鐘并非來自同一時(shí)鐘源，各信號(hào)之間不存在同步關(guān)系，稱為異步復(fù)接。對(duì)于異步復(fù)接一般都要通過異步FIFO等進(jìn)行異步數(shù)據(jù)同步化,如處理不當(dāng),容易進(jìn)入亞穩(wěn)態(tài)。準(zhǔn)同步復(fù)接相對(duì)于同步復(fù)接技術(shù)來說增加了碼速調(diào)整和碼速恢復(fù)的環(huán)節(jié)。本設(shè)計(jì)采用同步復(fù)接的方式,與以上兩種方式相比,既不易進(jìn)入亞穩(wěn)態(tài),又沒有碼速處理的環(huán)節(jié),系統(tǒng)更穩(wěn)定可靠。

圖2 復(fù)接原理Fig.2 Multiplexing principle

同步復(fù)接方式的各支路信號(hào)使用的時(shí)鐘都是由一個(gè)時(shí)鐘提供，而從表1看出本系統(tǒng)要復(fù)接的數(shù)據(jù)速率有3種。一次復(fù)接是不可能完成的,因而本設(shè)計(jì)提出了一種二次同步按字節(jié)復(fù)接的方法。它將各種不同速率的數(shù)據(jù)進(jìn)行處理，使其能夠靈活地組合在一起，在保證了不同速率數(shù)據(jù)傳輸?shù)耐瑫r(shí)，也使信道的利用率大大提高。復(fù)接原理如圖2所示。

每次復(fù)接8位數(shù)據(jù)，其中前七位為有效數(shù)據(jù)，第八位為標(biāo)志位，分接時(shí)同步用。具體復(fù)接過程如下：

(1)網(wǎng)絡(luò)數(shù)據(jù)的處理

利用FPGA內(nèi)部的移位寄存器對(duì)網(wǎng)絡(luò)數(shù)據(jù)進(jìn)行串并轉(zhuǎn)換，將5個(gè)25 Mbit/s的網(wǎng)絡(luò)數(shù)據(jù)轉(zhuǎn)換成25個(gè)5 Mbit/s的數(shù)據(jù)。

(2)一次復(fù)接

利用15 MHz時(shí)鐘的上升沿觸發(fā)一個(gè)模為3的計(jì)數(shù)器。一次復(fù)接是復(fù)接5 Mbit/s數(shù)據(jù)，復(fù)接后為15 Mbit/s數(shù)據(jù)，復(fù)接分為兩組，具體過程如圖3所示。

圖3 一次復(fù)接原理Fig.3 The primary multiplexing principle

(3)二次復(fù)接

利用60 MHz時(shí)鐘的上升沿觸發(fā)一個(gè)模為4的計(jì)數(shù)器。二次復(fù)接是復(fù)接一次復(fù)接后的15 Mbit/s數(shù)據(jù)，復(fù)接后為60 Mbit/s數(shù)據(jù)，具體過程如圖4所示。

圖4 二次復(fù)接原理Fig.4 The secondary multiplexing principle

3.2.3分接

分接是復(fù)接的逆過程，在恢復(fù)60 MHz時(shí)鐘的控制下完成12個(gè)節(jié)拍，由接收到的標(biāo)志位來控制節(jié)拍的起始?；謴?fù)60 MHz時(shí)鐘是由串并轉(zhuǎn)換芯片送給的，其它時(shí)鐘由此時(shí)鐘分頻得到。分接后的視頻數(shù)據(jù)每隔4節(jié)拍變化一次，其速率為15 Mbit/s，其它的數(shù)據(jù)每隔12節(jié)拍變化一次，其速率為5 Mbit/s。用15 MHz恢復(fù)時(shí)鐘將分接后的視頻數(shù)據(jù)送到視頻接口，用5 MHz恢復(fù)時(shí)鐘分別將分接后的音頻和數(shù)據(jù)送到音頻接口和數(shù)據(jù)接口。對(duì)于分接后網(wǎng)絡(luò)的5 Mbit/s數(shù)據(jù)必須進(jìn)行處理，將25個(gè)5 Mbit/s的數(shù)據(jù)，還原成5個(gè)25 Mbit/s的數(shù)據(jù)。做法是在FPGA內(nèi)部用25 MHz恢復(fù)時(shí)鐘串行讀取5個(gè)5 Mbit/s的數(shù)據(jù)，完成并串轉(zhuǎn)換，再將5個(gè)25 Mbit/s的數(shù)據(jù)送到網(wǎng)絡(luò)接口。分接過程如圖5所示。

圖5 分接原理Fig.5 De-multiplexing principle

4 測(cè) 試

將編譯好的目標(biāo)文件下載到實(shí)驗(yàn)板FPGA上進(jìn)行了測(cè)試。復(fù)接的過程中除了第八通道復(fù)接的標(biāo)志位外，其它通道復(fù)接的全部是有效數(shù)據(jù)，信道利用率高。對(duì)于信號(hào)指標(biāo)，經(jīng)查閱國內(nèi)同類技術(shù)資料并對(duì)一些產(chǎn)品進(jìn)行實(shí)際測(cè)量，再與本系統(tǒng)各項(xiàng)性能指標(biāo)作比較，結(jié)果表明本系統(tǒng)視頻和音頻的信噪比性能指標(biāo)優(yōu)于國內(nèi)同類技術(shù)產(chǎn)品性能指標(biāo)，如表2所示。

表2 信號(hào)指標(biāo)Table 2 Signal parameters

5 結(jié)束語

本文研究了數(shù)字光端機(jī)的復(fù)分接方式，根據(jù)視頻、音頻、數(shù)據(jù)及網(wǎng)絡(luò)等信號(hào)速率的不同，采用了二次復(fù)分接的方式，將不同速率信號(hào)的數(shù)據(jù)進(jìn)行調(diào)整處理，二次復(fù)接后傳輸。測(cè)試表明，采用此種復(fù)接方式的光端機(jī)其信號(hào)指標(biāo)好，性能穩(wěn)定，信道利用率高，節(jié)省光纖資源，可廣泛應(yīng)用于智能交通、安防和工業(yè)監(jiān)控等領(lǐng)域。把電話和E1同視頻、音頻、數(shù)據(jù)及網(wǎng)絡(luò)信號(hào)復(fù)接在一起傳輸是進(jìn)一步的研究方向。

參考文獻(xiàn)：

[1] 褚改霞，潘衛(wèi)，王棟，等.基于FPGA的多路數(shù)字信號(hào)復(fù)分接器的設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2009(5):43-46.

CHU Gai-xia,PAN Wei,WANG Dong, et al.Design of multi-channel digital signal multiplexer/demultiplexer based on FPGA[J].Application of Electronic Technology, 2009(5):43-46.(in Chinese)

[2] 王誠，吳繼華，范麗珍,等.ALTERA FPGA/CPLD設(shè)計(jì)[M].北京：人民郵電出版社，2005:2-3.

WANG Cheng,WU Ji-hua,FAN Li-zhen,et al. Design of ALTERA FPGA/CPLD[M].Beijing:People′s Telecommunicaions and Posts Press, 2005:2-3. (in Chinese)

[3] 邱昆.光纖通信導(dǎo)論[M].成都：電子科技大學(xué)出版社，1995：111-117.

QIU Kun.The introduction of fiber communication[M]. Chengdu:University of Electronic Science and Technology of China Press, 1995：111-117. (in Chinese)

[4] 劉紹漢，杜灶生，劉新民. VHDL芯片設(shè)計(jì)[M]. 北京：清華大學(xué)出版社，2004:151-156.

LIU Shao-han,DU Zao-sheng,LIU Xin-min.The design of VHDL chip[M]. Beijing:Tsinghua University Press, 2004:151-156. (in Chinese)

[5] 孫莉萍，顧美康，李莉.基于FPGA的數(shù)字復(fù)接器的設(shè)計(jì)[J].中小企業(yè)科技，2007(7):177-178.

SUN Li-ping,GU Mei-kang,LI Li. Design of digital multiplexer based on FPGA[J].Small and Medium Enterprises Technology, 2007(7):177-178.(in Chinese)