應(yīng)用于高速鐵路的高速圖像傳輸系統(tǒng)研究

黃國忠

（哈爾濱威克科技股份有限公司，黑龍江 哈爾濱 150000）

現(xiàn)在我們討論一種基于USB 協(xié)議的高速圖像數(shù)據(jù)傳輸方法。該方法以接口芯片CY7C68013A 為數(shù)據(jù)傳輸核心，解決了計(jì)算機(jī)和外設(shè)之間高速、大容量的圖像傳輸問題。

傳統(tǒng)的圖像傳輸普遍采用由PC 機(jī)主板所提供的各類接口來實(shí)現(xiàn)，如PCI 接口、EPP接口、IEEE 1394 接口等。以上三種接口分別存在無法作電磁屏蔽，傳輸慢，與外圍PC 無法兼容的等缺點(diǎn)。

該系統(tǒng)基于USB 總線技術(shù)，將CY7C68013A 芯片的Slave FIFO 塊傳輸接口模式和FPGA 技術(shù)相結(jié)合，實(shí)現(xiàn)了計(jì)算機(jī)與外設(shè)之間高速的圖像數(shù)據(jù)傳輸。

1 系統(tǒng)設(shè)計(jì)

1.1 硬件及外設(shè)控制設(shè)計(jì)

USB 接口單元的主要芯片是CY7C68013A，負(fù)責(zé)完成硬件系統(tǒng)與PC 之間的圖像傳輸。它與外設(shè)有三種接口方式:端口模式、可編程接口GPIF 和Slave FIFO。Slave FIFO 方式是從機(jī)工作方式，在具有外部數(shù)據(jù)處理邏輯的設(shè)備中，USB 數(shù)據(jù)在主機(jī)和外部邏輯設(shè)備中傳輸，通常不需要FX2LP的CPU參與，而是經(jīng)過FX2LP 內(nèi)部端點(diǎn)FIFO 來傳輸。外部控制器可對(duì)多個(gè)端點(diǎn)的FIFO 選擇讀寫。FX2LP的Slave FIFO 工作方式可設(shè)為同步或異步;工作時(shí)鐘均可由內(nèi)部產(chǎn)生或外部輸入?；谠撓到y(tǒng)處理的是高速圖像的傳輸，需要外部控制器直接對(duì)FIFO 進(jìn)行控制，故采用從機(jī)，即Slave FIFO 方式。

高速圖像傳輸?shù)脑恚菏紫葓D像可由計(jì)算機(jī)上層應(yīng)用軟件發(fā)送或者接收，再通過USB 接口芯片連接高速緩存。

USB 接口采用CY7C68013A 芯片的SlaveFIFO 接口模式，使得上層PC 與緩沖器之間能夠高速通信，并利用FPGA 控制USB的高速傳輸。CY7C68013A的主要功能信號(hào)及與FPGA 之間的握手信號(hào)。IFCLK 為時(shí)鐘信號(hào)，可以選擇由外部輸入或者內(nèi)部輸出;FIFOADR[1:0]引腳選擇 4 個(gè) FIFO(2，4，6 或 8)中的一個(gè)與USB 數(shù)據(jù)總線FD 連接。定義該系統(tǒng)中上行數(shù)據(jù)傳輸為FIFOADR[1:0]=10，即為EP6 端口;下行數(shù)據(jù)傳輸為FIFOADR[1:0]=01，即為EP2 端口。FLAGB，F(xiàn)LAGC 為所選擇FIFO的標(biāo)志信號(hào)，F(xiàn)LAGB 代表FIFO 為滿;FLAGC 代表FIFO 為空;默認(rèn)低電平有效。FPGA 可以通過不斷查詢這兩個(gè)標(biāo)志信號(hào)決定是否進(jìn)行讀或?qū)懖僮?。SLOE 為讀/寫使能信號(hào);SLWR，SLRD 分別為讀寫控制信號(hào)，在同步和異步模式下，控制信號(hào)不一;FD[15:0]為16位的雙向數(shù)據(jù)總線。PA0，PA1 為輸出信號(hào)，作為硬件系統(tǒng)工作狀態(tài)的控制信號(hào)。

1.2 軟件設(shè)計(jì)

圖像傳輸系統(tǒng)的軟件設(shè)計(jì)主要包括三個(gè)部分:固件程序設(shè)計(jì)、驅(qū)動(dòng)程序設(shè)計(jì)和計(jì)算機(jī)上層應(yīng)用軟件。固件程序是硬件中的軟件部分，主要包括初始化、處理標(biāo)準(zhǔn)的USB 設(shè)備請(qǐng)求以及USB 掛起時(shí)的電源管理等。固件首先初始化內(nèi)部的狀態(tài)變量，然后調(diào)用用戶初始化函數(shù)TD_Init()從該函數(shù)返回后，固件初始化USB 接口到未配置狀態(tài)并使能中斷然后每間隔進(jìn)行一次設(shè)備重枚舉直到端點(diǎn)0 接收到一個(gè)SETUP 包。一旦檢測(cè)到SETUP 包，固件函數(shù)將開始交互下述任務(wù)調(diào)度:調(diào)用用戶函數(shù)TD_Poll();判斷是否有標(biāo)準(zhǔn)設(shè)備請(qǐng)求等待處理。如果有，分析該請(qǐng)求并響應(yīng);判斷USB 內(nèi)核是否收到USB 掛起信號(hào)。如果有，則調(diào)用用戶函TD_Suspend()。從該函數(shù)成功返回TRUE 值后，在檢測(cè)是否發(fā)生USB 喚醒事件。如果未檢測(cè)到，則處理器進(jìn)入掛起方式;如果有，則調(diào)用用戶函數(shù)TD_Resume()，程序繼續(xù)運(yùn)行。如果從TD_Suspend 函數(shù)返回FALSE，則程序繼續(xù)進(jìn)行。TD_Init 函數(shù)負(fù)責(zé)CY7C68013A 進(jìn)行初始化，首先設(shè)置時(shí)鐘為48 MHz，然后設(shè)置芯片工作于從屬FIFO 塊傳輸模式，并配置端點(diǎn)6 工作于自動(dòng)塊傳輸IN，端點(diǎn)2 自動(dòng)塊傳輸OUT 模式。其主要程序段如下:

圖1 接收機(jī)應(yīng)用程序流程圖

DR_VendorCmnd 函數(shù)負(fù)責(zé)處理上位機(jī)發(fā)出的用戶自定義請(qǐng)求，通過控制PA0，PA1的高低電平，以控制整個(gè)硬件系統(tǒng)的運(yùn)行。該系統(tǒng)中，使用0xB3 使PA0 置低進(jìn)行圖像數(shù)據(jù)的上行操作，用0xB4 使PA0 置高進(jìn)行圖像數(shù)據(jù)的下行操作，使用0xB5 使PA1 置低來通知硬件開始傳輸，使用0xB6 請(qǐng)求使PA1置高以通知硬件系統(tǒng)停止傳輸。USB 設(shè)備驅(qū)動(dòng)程序負(fù)責(zé)建立起主機(jī)端和設(shè)備端的聯(lián)系。驅(qū)動(dòng)程序主要有兩個(gè):一是開機(jī)自動(dòng)將固件程序下載至芯片RAM 中，以由增強(qiáng)性8051執(zhí)行。結(jié)合CYPRESS 開發(fā)包EZ-Loader Drivers 以及HEX2C 和Windows DDK 即可生成所需要固件自動(dòng)下載程序*.sys 文件。二是完成上位機(jī)應(yīng)用程序和硬件設(shè)備之間的數(shù)據(jù)傳輸。其主要包括驅(qū)動(dòng)程序入口例程、即插即用例程、分發(fā)例程、電源管理例程和卸載例程。本系統(tǒng)根據(jù)通用驅(qū)動(dòng)結(jié)合自身需要，在DDK 環(huán)境下修改編譯，生成自己需要的驅(qū)動(dòng)程序。USB 上層應(yīng)用程序都通過I/O 控制來訪問設(shè)備驅(qū)動(dòng)程序。上層應(yīng)用程序首先通過調(diào)用Win32 函數(shù)CreaFile()來取得訪問設(shè)備驅(qū)動(dòng)程序的句柄;然后應(yīng)用程序使用Win32函數(shù)DeviceIo-Control()來提交I/O 控制碼，并且為CreaFile()函數(shù)返回的設(shè)備句柄設(shè)置I/O緩沖區(qū)。該系統(tǒng)中，設(shè)置USB 端口緩沖區(qū)FIFO 為1 024 B，端口非空即讀取，保持了傳輸?shù)倪B續(xù)性，并且每次以幀結(jié)構(gòu)包形式傳輸，每包的大小為512 B。以實(shí)驗(yàn)中為例，每傳輸大小為245 KB的一幅圖像，需要490 個(gè)包進(jìn)行傳輸。接收端應(yīng)用程序流程圖如圖1 所示。發(fā)送端應(yīng)用程序流程類似，少了判斷圖像是否完整一幅，而多了傳輸完畢之后的圖像數(shù)據(jù)校驗(yàn)。

接收端應(yīng)用程序流程圖如圖1 所示。發(fā)送端應(yīng)用程序流程類似，少了判斷圖像是否完整一幅，而多了傳輸完畢之后的圖像數(shù)據(jù)校驗(yàn)。

[1]趙鞭，唐俊，徐興.基于USB2.0的高速圖像傳輸系統(tǒng)設(shè)計(jì)[J].電子測(cè)試，2009-11-06.