自動校準(zhǔn)技術(shù)將DAC的失調(diào)誤差減至1 mV以下

Ken Kavanagh

對于N位的雙極性數(shù)模轉(zhuǎn)換器(DAC)，其傳遞函數(shù)為：

其中，A為模擬輸出，D為數(shù)字輸入，G為增益，VFS為滿量程額定電壓，VOS為失調(diào)電壓。對于一個理想的DAC而言，G=1且VOS=0。

系統(tǒng)需求以及失調(diào)誤差指標(biāo)可決定是否需要校準(zhǔn)。雖然16位、16通道的DAC AD5360在出廠時已經(jīng)調(diào)校過，但仍有幾個毫伏的失調(diào)電壓。本文將介紹如何利用簡單的算法將未知的失調(diào)誤差降至1 mV(典型值)以下。該技術(shù)可以用于工廠校準(zhǔn)，也可用于DAC生命周期中任何時候的失調(diào)校準(zhǔn)。

AD5360的偏置DAC被用來設(shè)定輸出范圍，該輸出范圍可以是單極性正電壓、單極性負(fù)電壓、雙極性中心對稱或者雙極性不對稱。當(dāng)采用5 V基準(zhǔn)時，偏置DAC將輸出范圍設(shè)置到缺省值，即±10 V。此偏置DAC也有一個失調(diào)誤差。16路DAC輸出在出廠時已通過此偏置DAC被調(diào)校為缺省值，誤差已消除。由于偏置DAC是可變的，故其失調(diào)誤差將會影響主DAC輸出的失調(diào)誤差。

AD5360的兩個特性簡化了失調(diào)校準(zhǔn)：(1)GPIO引腳，可以通過讀取一個寄存器來確定其狀態(tài)；(2)集成式監(jiān)控多路復(fù)用器，可以在軟件的控制下將16路DAC輸出中的任何一路，或者2個外部電壓切換到1個單引腳上。

1 工作原理

失調(diào)校準(zhǔn)的具體過程：比較器監(jiān)控兩路電壓，一路是MON_OUT，其中包含未知失調(diào)電壓的DAC輸出；另一路是SIGGND，即DAC的參考地。比較器的輸出將指明該失調(diào)電壓是高于還是低于SIGGND，然后增加或減小DAC的輸出，直到比較器的輸出反轉(zhuǎn)，表示DAC的輸出逼近SIGGND，當(dāng)比較器輸出連接到GPIO引腳時，通過讀取相應(yīng)的寄存器即可獲得其狀態(tài)。圖1為電路原理圖。

圖1 失調(diào)校準(zhǔn)電路原理

AD5360的多路復(fù)用器將選定的DAC輸出連接到MON_OUT。其開關(guān)存在一個雖然較小但還是有一定量導(dǎo)通的電阻RDSON，故從MON_OUT汲取的任何電流都將會在RDS上產(chǎn)生一個壓降，從而引起輸出誤差。為了避免這一點，可利用AD8597低噪聲放大器對MON_OUT進(jìn)行緩沖。位于放大器后面的低通濾波器減小了高速精密比較器AD790所呈現(xiàn)的噪聲，進(jìn)而防止了偽觸發(fā)。AD790可工作于±15 V電源下，因此能夠與AD5360兼容。此外，AD790最大差分輸入電壓為15 V，可耐受AD5360的輸出電壓，無需衰減。在圖1中，如果通道失調(diào)電壓為正值，則比較器輸出將為低電平，表明要消除失調(diào)電壓，就需要降低輸出電壓；如果通道失調(diào)電壓為負(fù)值，則比較器輸出為高電平，表明要消除失調(diào)電壓，就需要增加輸出電壓。

2 配置AD5360的監(jiān)控多路復(fù)用器和GPIO

將0x0C002X寫入到監(jiān)控器的專用功能寄存器中，這里X為所需的輸出通道，用來激活監(jiān)控多路復(fù)用器并選擇所需的通道。此時，MON_OUT將給出與所選通道相同的輸出電壓。GPIO專用功能寄存器的bit0代表GPIO引腳的狀態(tài)。

對DAC通道加載0x8000，理想情況下提供與SIGGND(即0 V)相等的電壓。本文假定DAC通道的失調(diào)電壓為負(fù)值。讀取GPIO寄存器，顯示比較器輸出為低電平，表明必須增加輸入，直到比較器輸出反轉(zhuǎn)。隨著逐漸增大的代碼寫入DAC輸入寄存器，GPIO寄存器不斷被讀取，直至比較器的讀數(shù)反轉(zhuǎn)。圖2顯示了具體的校準(zhǔn)過程，代碼為0x8009時，反轉(zhuǎn)發(fā)生。AD790有一個最大為0.65 mV的滯后，為了更精確地確定DAC的失調(diào)電壓，反過來再減小DAC代碼。當(dāng)代碼為0x8006時，比較器輸出再次發(fā)生反轉(zhuǎn)。因此，使輸出逼近SIGGND的代碼應(yīng)該位于0x8006和0x8009之間。本文中，代碼0x8007是較好的選擇，但利用該系統(tǒng)無法確定哪個代碼將會實現(xiàn)最佳輸出。由于比較器和運算放大器的失調(diào)問題，因此無法確定比較器的兩個觸發(fā)點之間究竟哪個代碼為最佳結(jié)果。但是無論哪種情況，此DAC通道偏離SIGGND的誤差通常＜1 mV。本文闡述的技術(shù)方案，只需要一個軟件算法和少量的外部元器件，即可將未知的失調(diào)誤差減小到1 mV以下。

圖2 校準(zhǔn)過程