彈載加速度計(jì)組合連續(xù)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)

顏學(xué)義，鄧自佑

YAN Xue-yi, DENG Zi-you

（岳陽(yáng)職業(yè)技術(shù)學(xué)院，岳陽(yáng) 414000）

0 引言

彈載加速度計(jì)組合是捷聯(lián)慣導(dǎo)系統(tǒng)中重要的敏感元件，它的測(cè)量精度是評(píng)價(jià)導(dǎo)彈射擊精度的重要標(biāo)準(zhǔn)。在導(dǎo)彈飛行過(guò)程中，它實(shí)時(shí)測(cè)量導(dǎo)彈的3個(gè)視加速度，輸出與之成比例的脈沖信號(hào)供彈載計(jì)算機(jī)采樣，并結(jié)合陀螺組合敏感的3個(gè)姿態(tài)角速度，以控制導(dǎo)彈按預(yù)定彈道穩(wěn)定飛行。

本文從提高彈載加速度計(jì)組合測(cè)量精度的角度出發(fā)，分析了數(shù)據(jù)采集系統(tǒng)的技術(shù)指標(biāo)，討論了其理論基礎(chǔ)---連續(xù)多周期同步測(cè)頻和量化時(shí)延原理。通過(guò)對(duì)該系統(tǒng)的測(cè)試與標(biāo)定，說(shuō)明其完全達(dá)到捷聯(lián)式慣性測(cè)量系統(tǒng)的精度要求。

1 數(shù)據(jù)采集方案設(shè)計(jì)

該方案采用石英撓性加速度計(jì)，其主要性能指標(biāo)為：量程±50g；閥值/分辨率≤1×50-5g ；標(biāo)度因數(shù)1.2mA/g。由于它輸出的是與加速度相對(duì)應(yīng)的電流值，所以數(shù)據(jù)采集系統(tǒng)主要任務(wù)就是對(duì)輸出電流進(jìn)行連續(xù)，高速，高精度的測(cè)量。目前，加速度計(jì)的數(shù)據(jù)采集方案有三種：A/D采樣，I/F變換和A/D+I/F結(jié)合的方法。

考慮到捷聯(lián)慣導(dǎo)系統(tǒng)惡劣的工作環(huán)境，從抗干擾性和連續(xù)采集的角度出發(fā)，采用與彈載加速度計(jì)相匹配I/F轉(zhuǎn)換器和連續(xù)高速高精度頻率計(jì)數(shù)的數(shù)據(jù)采集方案，其設(shè)計(jì)指標(biāo)符合組合的技術(shù)要求。

頻率計(jì)數(shù)板的設(shè)計(jì)指標(biāo)為：測(cè)量范圍0.1Hz～500KHz；精度≤10-5；采集速率10mS；具有連續(xù)采集的能力，不能丟失脈沖信號(hào)。針對(duì)整個(gè)數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)數(shù)字反饋電路，改善其動(dòng)態(tài)性能。數(shù)據(jù)采集系統(tǒng)總體設(shè)計(jì)方案如圖1所示。

圖1 數(shù)據(jù)采集系統(tǒng)總體設(shè)計(jì)方案

2 連續(xù)高速高精度測(cè)頻理論

2.1 多周期同步連續(xù)測(cè)頻法原理

多周期同步測(cè)頻法的閘門時(shí)間不是固定的值，而是被測(cè)信號(hào)的整周期倍，即與被測(cè)信號(hào)同步，因此可以消除對(duì)被測(cè)信號(hào)計(jì)數(shù)時(shí)所產(chǎn)生的±1個(gè)字誤差，測(cè)量準(zhǔn)確度大大提高，而且達(dá)到了在整個(gè)測(cè)頻段內(nèi)的等精度測(cè)量。

彈載加速度計(jì)組合輸出的脈沖信號(hào)必須進(jìn)行連續(xù)實(shí)時(shí)測(cè)量，不允許丟失任何脈沖信號(hào)，計(jì)數(shù)就不能停止，要求設(shè)計(jì)相應(yīng)的數(shù)據(jù)鎖存電路，來(lái)實(shí)現(xiàn)“串行計(jì)數(shù)，并行取數(shù)”。采用Intel公司的8254定時(shí)／計(jì)數(shù)器[3]來(lái)實(shí)現(xiàn)該功能。

2.2 量化時(shí)延法原理

量化時(shí)延法測(cè)量短時(shí)間間隔信號(hào)的思想是利用電信號(hào)可以在一定的介質(zhì)中快速穩(wěn)定的傳播，且在同一介質(zhì)中有固定的傳輸延時(shí)量這一特性。讓信號(hào)通過(guò)一系列相同的具有固定延時(shí)時(shí)間的延時(shí)單元，通過(guò)計(jì)算信號(hào)所通過(guò)的延時(shí)單元個(gè)數(shù)，即可求的短時(shí)間信號(hào)。量化時(shí)延電路原理圖如圖2所示。

圖2 量化時(shí)延電路原理圖

2.3 工作時(shí)序

時(shí)序圖如圖3所示，由時(shí)序圖可知，連續(xù)多周期同步，量化時(shí)延電路工作流程為：8254定閘門產(chǎn)生器定時(shí)產(chǎn)生定時(shí)閘門10ms，該閘門信號(hào)與被測(cè)信號(hào)同步，產(chǎn)生實(shí)際閘門Tx，實(shí)際閘門Tx與5MHz標(biāo)頻信號(hào)同步，產(chǎn)生中斷信號(hào)。中斷信號(hào)上升沿實(shí)時(shí)鎖存被測(cè)信號(hào)計(jì)數(shù)器，5MHz標(biāo)頻信號(hào)計(jì)數(shù)器，兩次鎖存數(shù)值相減，分別獲計(jì)數(shù)脈沖個(gè)數(shù)Nx，N0，同時(shí)中斷信號(hào)下降沿為量化時(shí)延電路的開(kāi)始信號(hào)，上升沿為結(jié)束信號(hào)，然后讀取量化時(shí)延鎖存器數(shù)值，分別獲得延時(shí)個(gè)數(shù)N1，N2。

圖3 連續(xù)多周期同步，量化時(shí)延電路時(shí)序圖

那么，可以按如下公式計(jì)算被測(cè)信號(hào)周期：

式中：tx—被測(cè)信號(hào)周期值；Nx—被測(cè)信號(hào)計(jì)數(shù)值；

t0—標(biāo)頻信號(hào)周期值；N0—標(biāo)頻信號(hào)計(jì)數(shù)值；

td—量化時(shí)延器件單位延時(shí)量（ns級(jí)）；

N1，N2—延時(shí)單位個(gè)數(shù)；

3 硬件結(jié)構(gòu)

PC/104系統(tǒng)是新出現(xiàn)的采用基于模塊設(shè)計(jì)的嵌入式工業(yè)PC機(jī)系統(tǒng)，其總線形式具有典型代表性，設(shè)計(jì)出來(lái)的接口電路可以很容易的推廣到ARM,DSP等微處理系統(tǒng)中去，它還具有體積小、可靠性高、編程測(cè)試方便等特點(diǎn)，在工業(yè)控制和測(cè)試領(lǐng)域得到了廣泛應(yīng)用。系統(tǒng)包括五大電路：PC104總線接口電路；中斷產(chǎn)生電路；量化延時(shí)電路；信號(hào)調(diào)理電路；定時(shí)計(jì)數(shù)電路。前面三塊電路集成到CPLD芯片EPM7128QC100中，達(dá)到了很好的簡(jiǎn)化電路，降低干擾，提高精度的效果。

3.1 PC104總線接口電路

PC104總線是在ISA總線的基礎(chǔ)上增加了6根線，在接口電路設(shè)計(jì)過(guò)程中，我們使用了其中的26根線。數(shù)據(jù)線：D0---D7；地址線：A0---A9；控制線：AEN*，IOW*，IOR*，IRQ3，IRQ4，IRQ5，IRQ7，IRQ9。

8條數(shù)據(jù)線：分別連接8254定時(shí)/計(jì)數(shù)器的數(shù)據(jù)線，同時(shí)接入CPLD芯片中，用于讀取量化時(shí)延電路鎖存器數(shù)據(jù)；

10條地址線：A0，A1連接8254的A0，A1端用于8254三個(gè)寄存器及其控制口的尋址；A2，A3，A4，A5連接4-16譯碼器74LS154，用于產(chǎn)生8254和量化時(shí)延電路鎖存器的片選信號(hào)；A6，A7，A8，A9與控制線AEN*接入比較器74LS688，通過(guò)外部跳線對(duì)I/O地址進(jìn)行選擇。用戶一般可以使用300H---31FH，它是留作實(shí)驗(yàn)卡用的，以免與其它外設(shè)發(fā)生地址沖突；

控制線IOW*，IOR*：直接連接8254與量化時(shí)延電路鎖存器的讀寫端，控制中斷鎖存數(shù)據(jù)的讀寫操作。

中斷線IRQ3,4,5,7,9：接入CPLD芯片，連續(xù)多周期同步測(cè)量電路的中斷信號(hào)通過(guò)中斷線傳到處理器中。具體SCH原理圖如圖5所示。

3.2 中斷產(chǎn)生電路和量化延時(shí)電路

中斷產(chǎn)生電路和量化延時(shí)電路如圖2，3所示。在Max+PlusII中繪制調(diào)試好PC/104總線接口電路，中斷產(chǎn)生電路和量化延時(shí)電路，通過(guò)JTAG接口下載到CPLD芯片中。這種設(shè)計(jì)不僅增加了系統(tǒng)集成度，縮小了體積，而且可以提高系統(tǒng)工作可靠性，降低干擾。

3.3 信號(hào)調(diào)理電路

因?yàn)閺?qiáng)電電路中的電流和往往很大，會(huì)在強(qiáng)電裝置和地之間形成脈沖干擾，干擾通過(guò)共地會(huì)耦合到微處理器的弱電電路中，消除此類干擾的有效方法是將強(qiáng)電電路和弱電電路的地通過(guò)光電耦合器隔離開(kāi)來(lái)。同時(shí)由于8254接收的頻率信號(hào)必須為TTL電平，而I/F電路輸出信號(hào)的脈沖幅值高于計(jì)數(shù)器的輸入范圍，需要對(duì)輸入頻率信號(hào)進(jìn)行調(diào)制?；诖耍捎酶咚俟怆婑詈掀?N137進(jìn)行隔離調(diào)制。

3.4 定時(shí)計(jì)數(shù)電路

本系統(tǒng)使用3片8254定時(shí)/計(jì)數(shù)器（以3通道為例）分別用作定閘門信號(hào)產(chǎn)生器，標(biāo)頻信號(hào)計(jì)數(shù)器和被測(cè)信號(hào)計(jì)數(shù)器。8254具有3個(gè)獨(dú)立的16位計(jì)數(shù)器通道；可按二進(jìn)制或十進(jìn)制計(jì)數(shù)；可編程工作與6種不同的工作方式，文中采用方式2---自動(dòng)裝入時(shí)間常數(shù)的頻率發(fā)生器，即n分頻器；計(jì)數(shù)器的最高計(jì)數(shù)頻率為8Hz---12Hz；有讀回命令，可以讀出當(dāng)前計(jì)數(shù)單元值和狀態(tài)寄存器內(nèi)容。

定閘門信號(hào)產(chǎn)生器：CLK0接5MHz標(biāo)頻信號(hào)，經(jīng)過(guò)可編程十分頻后，Out0輸出512KHz信號(hào)供I/F使用；CLK1接5MHz標(biāo)頻信號(hào)，Out1接CLK2，即計(jì)數(shù)器1，2級(jí)聯(lián)用于編程產(chǎn)生定閘門信號(hào)；使能信號(hào)G0，G1，G2接VCC。

標(biāo)頻信號(hào)計(jì)數(shù)器：CLK0接5M標(biāo)頻信號(hào)，3個(gè)級(jí)聯(lián)起來(lái)，用于對(duì)標(biāo)頻信號(hào)的計(jì)數(shù)。

被測(cè)信號(hào)計(jì)數(shù)器：由于被測(cè)信號(hào)的最高頻率為500Hz，在高速計(jì)數(shù)的條件下，16位計(jì)數(shù)器完全滿足要求。所以CLK0，CLK1，CLK2分別接被測(cè)信號(hào)1，2，3；Out0，Out1，Out2懸空。

4 實(shí)驗(yàn)結(jié)果和誤差分析

4.1 誤差分析：

設(shè)實(shí)際閘門時(shí)間為Tx，由圖4可知測(cè)量誤差主要是由于T1和T2測(cè)量不準(zhǔn)確引起的，設(shè)T1和T2測(cè)量誤差為ΔT1和ΔT2（| ΔT1| ≤td，| ΔT2| ≤td），令 ，T=t0N0+tdN1-tdN2

那么頻率測(cè)量準(zhǔn)確度為：

可知，頻率測(cè)量準(zhǔn)確度與實(shí)際閘門時(shí)間和量化時(shí)延器件單位延時(shí)量的大小有關(guān)，閘門時(shí)間越長(zhǎng)，延時(shí)量越小，準(zhǔn)確度越高。

4.2 實(shí)驗(yàn)結(jié)果

通過(guò)軟件編程，設(shè)定數(shù)據(jù)采集的時(shí)間間隔20ms，將彈載加速度計(jì)組合安轉(zhuǎn)在雙軸速率轉(zhuǎn)臺(tái)上，同步啟動(dòng)3路計(jì)數(shù)通道，采用四點(diǎn)法辨識(shí)各個(gè)加速度計(jì)靜態(tài)誤差模型參數(shù)零偏k0、標(biāo)度因數(shù)k1、二階非線性系數(shù)k2、交叉耦合項(xiàng)dp。每個(gè)位置對(duì)其輸出進(jìn)行5分鐘連續(xù)采集，剔出粗大誤差，計(jì)算出誤差系數(shù)。按照I/F轉(zhuǎn)換系數(shù)0.1mA/KHz轉(zhuǎn)換到加速度計(jì)的技術(shù)參數(shù)。如表2所示。

表2 石英撓性加速度計(jì)測(cè)試參數(shù)

測(cè)試數(shù)據(jù)說(shuō)明加速度計(jì)完全符合技術(shù)要求。數(shù)據(jù)采集系統(tǒng)達(dá)到彈載加速度計(jì)組合連續(xù)、高速、高精度的設(shè)計(jì)要求，實(shí)踐證明它可以很好的完成組合安裝誤差，靜、動(dòng)態(tài)誤差模型系數(shù)辨識(shí)，數(shù)據(jù)實(shí)時(shí)采集的任務(wù)。

5 結(jié)論

本文根據(jù)捷聯(lián)慣性導(dǎo)航系統(tǒng)精度、可靠性、抗干擾性要求高等特點(diǎn)，按照彈載加速度計(jì)組合方案的技術(shù)指標(biāo)要求，詳細(xì)討論了數(shù)據(jù)采集系統(tǒng)的方案設(shè)計(jì)，測(cè)量理論原理，硬件結(jié)構(gòu)組成。實(shí)驗(yàn)證明該數(shù)據(jù)采集系統(tǒng)具有多通道、連續(xù)采集、高速、高精度的良好特性，同時(shí)也具有抗干擾性強(qiáng)，電路體積小，運(yùn)行穩(wěn)定等特點(diǎn)。該方案在工程實(shí)踐中得到應(yīng)用，其設(shè)計(jì)思想對(duì)其它數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)也具有重要的參考價(jià)值。

[1]Algrain M.C."Accelerometer-Based Platform Stabilization"UGV-JPO Conference, 1991.

[2]王勁松.無(wú)陀螺微慣性測(cè)量組合理論與優(yōu)化算法研究[D].哈爾濱工業(yè)大學(xué),2004.

[3]Datasheet of CMOS Programmable Interval Timer 82C54,Harris semiconductor,1997.

[4]王士元.C高級(jí)實(shí)用程序設(shè)計(jì).清華大學(xué)出版社,1994.

[5]李進(jìn).基于PC/104總線的捷聯(lián)慣性測(cè)量組合數(shù)據(jù)采集系統(tǒng)[J].系統(tǒng)工程與電子技術(shù),2005.1(27).

[6]賈蘋 .捷聯(lián)系統(tǒng)中加速度計(jì)的信號(hào)采集[J].武漢理工大學(xué)學(xué)報(bào),2003.4(27).

[7]柳義利,周渭.一種高速連續(xù)頻率測(cè)量方法[J].宇航計(jì)測(cè)技術(shù),2000.1(20).

[8]Wei Zhou.A Practical Method to Process Time and Frequency Signal.1999 IEEE International Frequency Control Symposium.

[9]劉寶琴.Altera 可編程邏輯器件及其應(yīng)用[M].清華大學(xué)出版社,1995.