一種微弱光信號相關(guān)檢測方法的硬件實現(xiàn)

李炳新，祖海嬌

（燕山大學(xué) 信息學(xué)院，河北 秦皇島 066004）

光纖通信技術(shù)是信息領(lǐng)域十分引人矚目的課題，微弱信號檢測是光通信領(lǐng)域中不可缺少的環(huán)節(jié)。微弱光信號檢測是利用光電信息技術(shù)、電子學(xué)、物理學(xué)、信息論、計算機等各種知識的綜合技術(shù),它是在認(rèn)識噪聲與光信號的物理特性和相關(guān)性的基礎(chǔ)上,把被噪聲淹沒的有用信號提取出來的一種技術(shù)。目前常用的微弱信號檢測方法有頻域信號的相干檢測、時域信號的積累平均、離散信號的計數(shù)技術(shù)、并行檢測方法等[1]。偽隨機序列是一種具有良好隨機性的二進制序列，其許多特性都與白噪聲接近，且能夠由確定的方法產(chǎn)生，偽隨機序列在許多領(lǐng)域都得到了應(yīng)用[2,3]。利用偽隨機序列的良好隨機性可以測量淹沒在噪聲和干擾中的微弱光信號。測量系統(tǒng)的輸入光信號用偽隨機序列調(diào)制，調(diào)制的光信號注入測量系統(tǒng)，輸出光信號經(jīng)過光電探測器后與調(diào)制所用偽隨機序列進行相關(guān)運算。其相關(guān)函數(shù)的峰值正比于輸入信號強度，且有很高的信噪比，因此可以檢測到混在噪聲與干擾中的微弱光信號,提高測量的準(zhǔn)確性和精度。

1 測量系統(tǒng)組成

微弱光信號檢測的硬件電路主要由三部分組成:信號的產(chǎn)生與調(diào)制、信號的接收、信號的相關(guān)處理。

偽隨機序列相關(guān)檢測原理如圖1所示。由FPGA產(chǎn)生偽隨機序列p(t)，用它調(diào)制光源，調(diào)制的光信號經(jīng)過測量系統(tǒng)后到達(dá)接收端，光電轉(zhuǎn)換后得到的光輸出信號為x(t)，若測量過程僅影響輸入光信號的強度，則x(t)=ap(t)+n(t),其中a為輸出信號幅度，n(t)為噪聲和干擾。x(t)同發(fā)送端的偽隨機序列p(t)進行相關(guān)運算，互相關(guān)函數(shù)為:

式(2)表明只要測量互相關(guān)函數(shù)值就可以檢測到混在噪聲中的微弱信號的強度。

設(shè)兩個長為N的實離散時間序列x(n)與 y(n)的互相關(guān)函數(shù)定義為:

則可以證明，rxy(τ)的離散傅里葉變換為:

其中,X(k)=DFT[x(n)],Y(k)=DFT[y(n)],Rxy(k)=DFT[rxy(τ)]

證：將x(n)、y(n)的逆離散傅里葉變換代入互相關(guān)函數(shù)定義式:

因 x(n)是實序列，所以:x(n)=x*(n)，得:

當(dāng) x(n)=y(n)時，得到 x(n)的自相關(guān)函數(shù)為：

上面的推導(dǎo)表明，相關(guān)函數(shù)的計算可利用傅里葉變換實現(xiàn)。

2 系統(tǒng)硬件設(shè)計

2.1 信號的產(chǎn)生與調(diào)制

圖2為半導(dǎo)體激光器的驅(qū)動電路，也就是半導(dǎo)體激光器的調(diào)制電路采用直接調(diào)制，電路為雙端信號反相輸入，Q1與Q2的基極所加的信號大小相等、相位相反，這樣可以提高電路的開關(guān)速率，還有這種電路的溫度穩(wěn)定性、抗電源干擾的性能都比較好。

系統(tǒng)所用LD光源在25℃時LD主要參數(shù)為：工作電流 35 mA～45 mA，工作電壓 2.3 V～2.6 V，輸出功率10 mW，型號為 HLD650010N5T

2.2 信號的接收

光信號的接收[4]電路主要由光電二極管、前置放大電路、主放大電路等組成。圖3是完整的微弱信號光電檢測電路。

光電二極管選擇了PIN光電二極管,因為PIN頻帶寬,輸出電流小(數(shù)微安)。PIN將接收的光信號變成與之成比例的微弱電流信號，通過運算放大器和與PIN串聯(lián)的電阻組成的放大器變換成電壓信號。選擇MAX420運算放大器作為前置放大電路的運放。它具有典型輸入失調(diào)電壓為1 μV,輸入偏置電流為10 pA。

2.3 信號的相關(guān)處理部分

信號的相關(guān)處理主要由 Cyclone2系列EP2C35F484C8C8芯片和A/D轉(zhuǎn)換芯片ADC0809完成。硬件實現(xiàn) FFT[5-7]算法的方法主要有：DSP(通用數(shù)字信號處理器)；FFT專用芯片；FPGA。DSP具有純軟件實現(xiàn)的靈活性，適用于流程復(fù)雜的算法，但如果在DSP中完成FFT運算，不僅要占用大量DSP的運算時間，使整個數(shù)據(jù)吞吐率降低，也無法發(fā)揮DSP軟件實現(xiàn)的靈活性。因此，F(xiàn)FT運算應(yīng)由FPGA完成。采用專用的FFT處理芯片，雖然速度能達(dá)到要求，但其可擴展性差。FPGA具有硬件結(jié)構(gòu)可重構(gòu)的特點。適合于算法結(jié)構(gòu)固定、運算量大的前端數(shù)字信號處理。

2.3.1 FFT處理器總體設(shè)計

基-2 FFT模塊設(shè)計主要由六部分組成：碟形運算單元、地址產(chǎn)生單元、時序控制單元、存儲單元、時鐘單元和計數(shù)器，如圖4所示。

圖4 FFT處理器結(jié)構(gòu)框圖

2.3.2 各模塊的功能概述

(1)碟形運算單元:碟形運算單元是FFT處理器的核心部分，采用DIT方式完成基-2碟形運算。

(2)地址產(chǎn)生單元:控制產(chǎn)生4組地址，原始數(shù)據(jù)存入RAM的地址、旋轉(zhuǎn)因子ROM的地址、中間結(jié)果的RAM地址和每個RAM的數(shù)據(jù)依次讀出的地址。

(3)時序控制單元:控制單元是整個系統(tǒng)的控制核心,各個功能模塊之間的地址、數(shù)據(jù)傳遞均通過控制單元協(xié)調(diào)工作，控制整個FFT系統(tǒng)的工作流程。其實現(xiàn)過程是在一個總體時鐘下按照預(yù)先制定的順序?qū)Σ煌K的時鐘端發(fā)出脈沖指令?；竟ぷ鲿r鐘通過參考各模塊工作最大延遲時間而設(shè)定。

(4)存儲單元:主要用來存儲輸入數(shù)據(jù)，中間結(jié)果(RAM),預(yù)置旋轉(zhuǎn)因子 (ROM),以及最后的計算結(jié)果(RAM)。

(5)時鐘單元:產(chǎn)生在FFT處理器中要用到的各種時鐘。

(6)計數(shù)器:用來計算碟形運算單元中級數(shù)和碟形運算的次數(shù)。

3 實驗

信號源由FPGA產(chǎn)生的偽隨機序列調(diào)制LD得到，偽隨機比特序列由生成多項式得到。產(chǎn)生650 nm的光信號。實驗采用波長為650 nm，功率為10 mW半導(dǎo)體激光管，調(diào)制頻率為732 Hz。利用信號的發(fā)散特性，可以通過調(diào)節(jié)光源和探測器的距離來調(diào)節(jié)輸入到光探測器的光信號的大小，檢測不同情況下的信號輸入。為了驗證設(shè)計的可行性，設(shè)計了如下的實驗，使用FPGA產(chǎn)生m序列，序列周期為2 047，用這個序列調(diào)制LD光源，輸出光源注入光纖,在光纖末端使用光電探測器接收光信號，放大后接A/D轉(zhuǎn)換器變成數(shù)字信號，用LabVIEW對數(shù)字信號進行實時采集并存儲到計算機中，同樣m序列也被存儲到計算機中，然后把這兩種信號進行互相關(guān)運算，其互相關(guān)函數(shù)峰值就是混在噪聲中的微弱光信號的強度，從實驗中可以得出輸出信號信噪比可以提高40 dB左右。在進行相關(guān)運算時一定要注意輸入的信號放大倍數(shù)不要太大，在0～5 V之間，，避免信號失真。通過LabVIEW采集后的數(shù)據(jù)是以 txt格式存儲。圖5(a)是m序列，圖5(b)是光纖輸出信號，圖5(c)是其相關(guān)函數(shù)，圖5(d)是由相關(guān)函數(shù)峰值得到的輸出信號時域波形，信噪比得到顯著提高。

本文通過對基于偽隨機序列微弱光信號檢測硬件系統(tǒng)各組成部分的介紹,提出了微弱光信號檢測的硬件電路設(shè)計方案,并最終用硬件電路實現(xiàn)了該設(shè)計方案。通過實驗測試驗證，所設(shè)計的硬件利用偽隨機序列的相關(guān)特性，在較強的噪聲背景下可以有效地檢測到淹沒在噪聲和干擾中的微弱光信號。

[1]吳杰.光電信號檢測[M].哈爾濱：哈爾濱工業(yè)大學(xué)出版社，1990:141，67-68，127,141.

[2]孫淑琴,林君，羅軍.偽隨機序列發(fā)射電路設(shè)計與實驗[J].國外電子測量技術(shù),2004，23(3).

[3]肖國鎮(zhèn)，梁傳甲，王育民，偽隨機序列及其應(yīng)用[M].北京：國防工業(yè)出版社，1985，249:81-83.

[4]肖洪梅,蘇心智,陳長庚,吳健,微弱激光脈沖信號的相關(guān)檢測實驗[J].激光技術(shù),2004,28(3)，234-236.

[5](美)A.V.奧本海姆,R.W.謝費著.離散時間信號處理[J].黃建國,劉樹棠,譯.北京:科學(xué)出版社,1998:485-514.

[6]曾學(xué)明,徐龍祥,劉正塤.磁懸浮軸承同步數(shù)據(jù)采集與實時處理系統(tǒng)[J].數(shù)據(jù)采集與處理,2002,17(4):472-474.

[7]淮永進,屈曉聲.具有蝶型單元的FFT在FPGA上的實現(xiàn)[J].微電子學(xué),2008,38(3):342-348.