基于EWB5.0的簡(jiǎn)單四路搶答器的設(shè)計(jì)

陳 波，謝 瑜，白記紅，劉佳偉

（中國(guó)礦業(yè)大學(xué) 理學(xué)院，江蘇 徐州 221116）

隨著科學(xué)研究的不斷進(jìn)步，搶答器已廣泛應(yīng)用于娛樂(lè)、知識(shí)競(jìng)賽、電視節(jié)目等活動(dòng)，能夠準(zhǔn)確、公正、直觀地判斷出第一搶答者，通過(guò)搶答者的指示燈顯示、數(shù)碼顯示和警示顯示等手段指示出第一搶答者。搶答器的設(shè)計(jì)方法很多[1-4]，本文基于EWB5.0軟件平臺(tái)設(shè)計(jì)開(kāi)發(fā)四路搶答器系統(tǒng)，可滿(mǎn)足搶答器的使用要求，并具有實(shí)用性強(qiáng)、操作簡(jiǎn)單、成本低廉等特點(diǎn)。

1 四路搶答器的設(shè)計(jì)

1.1 設(shè)計(jì)要求

四路搶答器的設(shè)計(jì)要求為：1）12 s后停止計(jì)時(shí)，歸零，所有按鍵無(wú)效；2）0～12 s內(nèi)1人按鍵后其余人按鍵無(wú)效，并確定最先按鍵者；3）當(dāng)2個(gè)或2個(gè)以上的人同時(shí)搶答時(shí)，系統(tǒng)無(wú)輸出。

1.2 設(shè)計(jì)過(guò)程

首先考慮兩個(gè)輸入端的情況，設(shè)這兩個(gè)輸入端分別為A、B，Y為A的輸出端，當(dāng)輸入端按鍵按下時(shí)為高電位1，沒(méi)有按下時(shí)為低電位0；A端首先按鍵時(shí)Y端輸出為高電位1，沒(méi)有按鍵或不是首先按鍵時(shí)為低電位0。對(duì)于要求1），可用12 s的時(shí)間延遲開(kāi)關(guān)；對(duì)于要求2），可知當(dāng)輸入端A、B的電位不同時(shí)，Y端的輸出情況不同，各種可能輸出情況如表1所示。

表1 Y端輸出情況

對(duì)于表1中輸出端Y的最后一個(gè)狀態(tài)，當(dāng)A端先按鍵時(shí)，輸出端Y為1；當(dāng)B端先按鍵時(shí)，輸出端Y為0，即輸出端Y能夠識(shí)別是A端還是B端首先按鍵，由此可聯(lián)想到雙與非門(mén)觸發(fā)器[5]。雙與非門(mén)觸發(fā)器是由兩個(gè)與非門(mén)組成，其中一個(gè)與非門(mén)的輸出端與另一個(gè)與非門(mén)的輸入端連接，具有反饋電路。雙與非門(mén)觸發(fā)器的真值表如表2所示。

表2 雙與非門(mén)觸發(fā)器真值表

圖1 四端輸入的電路

表2中輸出端Y的最后一個(gè)狀態(tài)“保持態(tài)”是指當(dāng)輸入端A、B的電位均為高電位1時(shí)，輸出端Y的電位與前一狀態(tài)保持一致。與表1對(duì)比，可知在A的輸出端前加一非門(mén)，即可滿(mǎn)足要求。考慮4個(gè)輸入端的情況，運(yùn)用三端輸入的或門(mén)，把3個(gè)輸入端作為一個(gè)輸入端來(lái)考慮，四端輸入的電路如圖1所示。

運(yùn)用仿真軟件EWB5.0設(shè)計(jì)的四路搶答器模擬電路如圖2所示，圖中的方塊2代表電路圖1。

圖2中，四路搶答器模擬電路由1個(gè)12 V電源、12 s的時(shí)間延遲開(kāi)關(guān)、解碼7段顯示器、指示燈以及4個(gè)如圖1所示的電路元件組成，當(dāng)某個(gè)輸入端首先按鍵時(shí)，對(duì)應(yīng)的指示燈變亮且其他輸入端的按鍵無(wú)效，原理上當(dāng)2個(gè)或2個(gè)以上的人同時(shí)搶答時(shí)，系統(tǒng)無(wú)輸出，但實(shí)際運(yùn)行時(shí)，當(dāng)2個(gè)輸入端同時(shí)按鍵時(shí)，對(duì)應(yīng)的指示燈同時(shí)變亮，并不能滿(mǎn)足要求2），出現(xiàn)Bug。

圖2 運(yùn)用EWB5.0設(shè)計(jì)的四路搶答器模擬電路

針對(duì)2個(gè)或2個(gè)以上的人同時(shí)搶答時(shí)，系統(tǒng)無(wú)輸出的情況，可在原有電路上加入雙或非門(mén)觸發(fā)器，與雙與非門(mén)觸發(fā)器相似，雙或非門(mén)觸發(fā)器由兩個(gè)或非門(mén)組成，其中一個(gè)或非門(mén)的輸出端與另一個(gè)或非門(mén)的輸入端相連，具有反饋?zhàn)饔?。雙或非門(mén)觸發(fā)器的真值表如表3所示。

表3 雙或非門(mén)觸發(fā)器真值表

在表3中，Y輸出的最后一個(gè)狀態(tài)并不是我們想要的，可在輸出端Y前添加一個(gè)與門(mén)，使輸出端Y與輸入端A“相與”，結(jié)果作為新的輸出端?？紤]四端輸入的情況，同雙與非門(mén)觸發(fā)器，運(yùn)用三端輸入的或門(mén)，把三個(gè)輸入端作為一個(gè)輸入端來(lái)考慮，四端輸入電路如圖3所示。

把圖3所示電路加入原先四路搶答器模擬電路圖中，運(yùn)用仿真軟件EWB5.0設(shè)計(jì)改進(jìn)后的四路搶答器模擬電路如圖4所示，圖中的方塊2代表電路圖1，方塊6代表電路圖3。

圖3 四端輸入電路

圖4 改進(jìn)后的四路搶答器模擬電路

2 結(jié)束語(yǔ)

本文給出利用仿真軟件EWB5.0進(jìn)行四路搶答器設(shè)計(jì)的實(shí)例，該四路搶答器的設(shè)計(jì)無(wú)需編程語(yǔ)言，利用基本的電路元件，具有設(shè)計(jì)簡(jiǎn)單、使用方便、性能可靠、成本低的特點(diǎn)，實(shí)現(xiàn)在一定時(shí)間內(nèi)停止計(jì)時(shí)，歸零，所有按鍵無(wú)效、在規(guī)定時(shí)間內(nèi)一人按鍵后其他人按鍵無(wú)效，并顯示出首先按鍵者、當(dāng)多人同時(shí)按鍵時(shí)系統(tǒng)無(wú)輸出等功能，具有很大的實(shí)用性。

[1]周 奇，王曉春，王立偉，等.基于Verilog HDL語(yǔ)言的新型搶答器設(shè)計(jì)[J].現(xiàn)代儀器，2008（5）：43-46.

[2]胡 彬，邢鵬康.基于Proteus的多路搶答器的設(shè)計(jì)與仿真[J].武漢職業(yè)技術(shù)學(xué)院學(xué)報(bào)，2008（5）：66-69.

[3]黃矽琳.數(shù)字智能搶答器的設(shè)計(jì)[J].黎明職業(yè)大學(xué)學(xué)報(bào)，2008（3）：37-41.

[4]付青青，吳愛(ài)平.基于FPGA的多路搶答器設(shè)計(jì)[J].現(xiàn)代機(jī)械，2008（6）：37-38.

[5]馬丁加.數(shù)字集成電路設(shè)計(jì)：英文版[M].北京：電子工業(yè)出版社，2002.