高輸出功率正弦信號(hào)發(fā)生器

余師倩，張志勇，方 力

（武漢大學(xué) 電子信息學(xué)院，湖北 武漢 430079）

電子設(shè)計(jì)實(shí)驗(yàn)用到的激勵(lì)信號(hào)源通常是由函數(shù)信號(hào)發(fā)生器提供，但往往難以兼顧寬頻帶、寬幅度范圍和低諧波失真，因此需自行設(shè)計(jì)信號(hào)源實(shí)現(xiàn)既定信號(hào)輸出。基于直接數(shù)字頻率合成 DDFS（Direct Digital Frequency Synthesize）技術(shù)，依據(jù)調(diào)制信號(hào)相關(guān)原理，設(shè)計(jì)出一種基于DDS的正弦信號(hào)發(fā)生器，能夠得到低失真的寬帶正弦波以及各種調(diào)制信號(hào)，帶負(fù)載能力強(qiáng)，滿足多方面需求，發(fā)展前景良好，可廣泛應(yīng)用于工程領(lǐng)域。

1 系統(tǒng)總體設(shè)計(jì)方案

該系統(tǒng)設(shè)計(jì)是以單片機(jī)和FPGA組成的最小系統(tǒng)為控制平臺(tái)。利用FPGA運(yùn)算速度快、資源豐富等特點(diǎn)，實(shí)現(xiàn)DDS等功能模塊的時(shí)序控制。對(duì)于模擬部分，AD9851的輸出經(jīng)自動(dòng)增益控制（AGC）、幅度控制、信號(hào)調(diào)理（放大、濾波）、功率放大后得到100 Hz～30 MHz的正弦信號(hào)。DDS信號(hào)源輸出的調(diào)制信號(hào)和AD9851輸出的載波信號(hào)經(jīng)乘法器實(shí)現(xiàn)調(diào)幅；單片機(jī)控制調(diào)頻信號(hào)的中心頻率，DDS模塊的輸出控制頻偏，這兩者一同控制AD9851的頻率控制字，實(shí)現(xiàn)調(diào)頻；鍵盤輸入二進(jìn)制基帶碼，經(jīng)并串轉(zhuǎn)換后采用100 kHz固定頻率的載波進(jìn)行鍵控，實(shí)現(xiàn)2ASK和2PSK。圖1所示為該系統(tǒng)設(shè)計(jì)的總體設(shè)計(jì)框圖。

圖1 系統(tǒng)總體設(shè)計(jì)框圖

2 主要功能模塊的設(shè)計(jì)

2.1 自動(dòng)增益控制（AGC）

為保證AD9851輸出的信號(hào)平坦度，需增加一級(jí)AGC電路，這里采用AD603和反饋控制技術(shù)構(gòu)成AGC電路[1]。AD60-3是ADI公司生產(chǎn)的可變?cè)鲆娣糯螅╒GA）器件，具有寬頻帶、低噪聲、高增益精度（最大增益誤差0.5 dB）等特性。應(yīng)注意其輸入電壓范圍是-1.4～1.4 V，若超出該范圍，則嚴(yán)重失真；控制端（引腳 1、2）共模輸入電壓范圍-1.2～2 V，若超出范圍，則增益控制不精確[2]。在AD603輸出端接一個(gè)由THS4011構(gòu)成的放大倍數(shù)為2的同相放大器，具有緩沖作用，避免自激。

2.2 幅度控制

AD9851通常輸出信號(hào)幅度固定，用AD603構(gòu)成可變?cè)鲆娣糯笃?，其后串接一個(gè)由THS4011構(gòu)成的同相放大器，可有效調(diào)節(jié)幅度。AD603的引腳1的電壓固定，引腳2的電壓由12位串口D/A轉(zhuǎn)換器TLV5616調(diào)節(jié)，以控制AD603增益，從而控制輸出信號(hào)的幅度。為了精確控制，引腳1和2都應(yīng)連接濾波電容，以濾除紋波，這是因?yàn)閂G即使受微小擾動(dòng)也會(huì)導(dǎo)致輸出電壓很大變化。圖2為系統(tǒng)的控幅電路。

圖2 控幅電路

2.3 調(diào)幅（AM）

調(diào)幅電路是由乘法器和加法器組成。該電路采用模擬乘法器AD835實(shí)現(xiàn)。實(shí)際控制調(diào)幅度ma時(shí)，保持載波信號(hào)幅度不變，控制調(diào)制信號(hào)的幅度在0.1～1 V范圍內(nèi)變化，就可使ma在10%～100%之間變化[3]。為使AD835正常工作，電源不僅連接0.1 μF的瓷片電容和4.7 μF的鉭電容進(jìn)行去耦，還須加磁珠以防止高頻信號(hào)干擾。

調(diào)制信號(hào)由FPGA內(nèi)部的DDS模塊產(chǎn)生，再由高速D/A轉(zhuǎn)換器DAC902實(shí)現(xiàn)數(shù)模轉(zhuǎn)換，而DAC902的電壓基準(zhǔn)由串行D/A轉(zhuǎn)換器TLV5616程控調(diào)節(jié)，這樣可節(jié)省端口資源。

2.4 調(diào)頻（FM）

DDS模塊產(chǎn)生調(diào)制信號(hào)，控制頻偏，同時(shí)通過(guò)單片機(jī)控制總線輸入FM的中心頻率，然后將二者相加，由二者的和控制AD9851的頻率控制字，就可使AD9851產(chǎn)生調(diào)頻信號(hào)。

2.5 鍵控（ASK，PSK）[4]

通過(guò)鍵盤任意輸入8位二進(jìn)制信號(hào)，通過(guò)并串轉(zhuǎn)換，得到串行序列碼。轉(zhuǎn)換時(shí)鐘頻率即為基帶碼率。用該序列碼控制DDS模塊中產(chǎn)生100 kHz載波的頻率控制字的累加。當(dāng)序列值為“0”時(shí)，將相位指向幅值為0處，為“1”時(shí)則相位累加器正常工作，然后經(jīng)數(shù)模轉(zhuǎn)換，即可得到2ASK信號(hào)。

至于PSK，這里只產(chǎn)生2PSK信號(hào)。通過(guò)鍵盤任意輸入8位二進(jìn)制信號(hào)，通過(guò)并串轉(zhuǎn)換，得到串行序列碼。為使相位跳變恰好發(fā)生在過(guò)零點(diǎn)，將100 kHz載波信號(hào)10分頻作為轉(zhuǎn)換時(shí)鐘，碼元為“1”時(shí)，將相位累加器初值置 π；碼元為“0”時(shí)，將相位累加器初值置0。

2.6 信號(hào)調(diào)理

信號(hào)調(diào)理電路是該系統(tǒng)設(shè)計(jì)中的重要部分，由于在這一級(jí)的處理，本設(shè)計(jì)在高頻段和高幅度段仍能獲得高質(zhì)量的波形。AD9851輸出信號(hào)經(jīng)AGC、幅度調(diào)節(jié)模塊，幅度被放大到很大，在頻率較高時(shí)產(chǎn)生諧波失真，因此需進(jìn)行濾波。輸入信號(hào)幅度太低，濾波效果受到影響。本設(shè)計(jì)的幅度范圍很寬，需將信號(hào)先放大再衰減。先采用THS3001構(gòu)成的同相放大器將信號(hào)放大約3倍。THS3001是TI公司的高速低噪電流反饋型運(yùn)算放大器，具有寬帶寬、高擺率和低失真的特性。在THS3001的輸出端并接1只22 pF的電容至地，實(shí)現(xiàn)滯后補(bǔ)償，防止高頻段自激。然后對(duì)信號(hào)濾波，電路中這兩個(gè)7階的橢圓濾波器分別濾除頻率大于11 MHz的信號(hào)諧波和頻率大于18 MHz的信號(hào)諧波。無(wú)源濾波器對(duì)阻抗匹配要求很高，又因?yàn)V波器會(huì)將信號(hào)幅度衰減一半，則采用THS3001構(gòu)成的同相放大器對(duì)濾波器進(jìn)行阻抗匹配，并將信號(hào)放大2倍。輸入阻抗匹配采用同相放大器，因?yàn)橥喾糯笃骶哂休斎胱杩垢?、輸出阻抗幾乎為零的特點(diǎn)，具有隔離作用。濾波器后接射隨，對(duì)濾波器的輸出阻抗進(jìn)行匹配且具有緩沖作用。最后衰減大信號(hào)，對(duì)不同幅度段的信號(hào)分檔處理，一路直通，一路作10倍衰減，一路作40倍衰減。衰減器采用π型網(wǎng)絡(luò)實(shí)現(xiàn)。通道選擇由電磁繼電器切換。圖3為信號(hào)調(diào)理電路框圖。

圖3 信號(hào)調(diào)理電路框圖

2.7 功率放大

輸出信號(hào)頻率范圍為100 Hz～30 MHz，要在該頻帶內(nèi)得到大幅值，這里采用分立元件搭建準(zhǔn)互補(bǔ)推挽功放[5]。在輸入信號(hào)的一個(gè)周期內(nèi)，兩管半周期輪流導(dǎo)通，減小單管的靜態(tài)損耗，具有較高的輸出效率和功率。

同時(shí)由于電路的對(duì)稱性，可在輸出負(fù)載端得到完整的雙極性波形。此電路前級(jí)由THS3001構(gòu)成同相放大器，電壓放大倍數(shù)為 Av=1+R4/R10；后級(jí)選用NSC公司的 2N3904和2N3906三極管（特征頻率fT=200～300 MHz），采取并聯(lián)的方式擴(kuò)流[6]。通過(guò)VD1、VD2的電壓箝位實(shí)現(xiàn)三極管的微導(dǎo)通，避免交越失真。

圖4為功率放大電路。

圖4 功率放大電路

3 系統(tǒng)軟件設(shè)計(jì)

該系統(tǒng)數(shù)字設(shè)計(jì)部分大多是在FPGA內(nèi)部完成，因此C語(yǔ)言只需完成控制和運(yùn)算即可。系統(tǒng)初始化后，等待按鍵中斷，選擇不同的輸出模式，然后主程序調(diào)用相應(yīng)的子程序，最后向FPGA寫入相應(yīng)的控制字，分別實(shí)現(xiàn)正弦波、調(diào)幅波、調(diào)頻波、鍵控波的輸出。圖5為該系統(tǒng)程序流程。

圖5 系統(tǒng)程序流程

4 結(jié)束語(yǔ)

實(shí)際測(cè)試時(shí)，本系統(tǒng)設(shè)計(jì)較好地完成了預(yù)期的各項(xiàng)指標(biāo)。輸出正弦信號(hào)的頻率范圍為100 Hz～30 MHz，帶50 Ω負(fù)載時(shí)，幅度可達(dá)12 VPP，用頻譜分析儀觀測(cè)，無(wú)雜散動(dòng)態(tài)范圍達(dá)到39.8 dBc。不帶負(fù)載時(shí)，輸出信號(hào)幅度更可低至50 mV，高至20 VPP，波形無(wú)明顯失真。此外，該系統(tǒng)能順利實(shí)現(xiàn)各種調(diào)制功能。該設(shè)計(jì)結(jié)構(gòu)緊湊，操作方便，作為一種高質(zhì)量信號(hào)源可適應(yīng)多方面需求[7-9]，可用作實(shí)驗(yàn)室測(cè)試電路的激勵(lì)源或應(yīng)用于工程領(lǐng)域。

[1]黃根春，陳小橋，張望先.電子設(shè)計(jì)教程[M]：北京：電子工業(yè)出版社，2007.

[2]Analog Devices Inc.AD603 Datasheet[EB/OL].2004.http：//www.analog.com/static/imported-files/data_sheets/AD603.pdf.

[3]馬海洋，曾 真，徐廣嵚.正弦信號(hào)發(fā)生器[J].電子設(shè)計(jì)工程，2008，16（12）：77-81.

[4]樊昌信，曹麗娜.通信原理[M].北京：國(guó)防工業(yè)出版社，2008.

[5]謝自美.電子線路設(shè)計(jì)、實(shí)驗(yàn)、測(cè)試[M].武漢：華中科技大學(xué)出版社，2000.

[6]王正齊，陳華奇，鄧如岑.2003年全國(guó)大學(xué)生電子設(shè)計(jì)競(jìng)賽索尼杯寬帶放大器[J].電子世界，2004（1）：35-38.

[7]夏新凡，陳曉君，伍 玉，等.正弦信號(hào)發(fā)生器的設(shè)計(jì)[J].電子設(shè)計(jì)工程，2009，17（5）：13-15.

[8]萬(wàn)天虎，何常勝，李 華.水輪發(fā)電機(jī)組一次調(diào)頻仿真與參數(shù)辨識(shí)[J].陜西電力，2009，37（5）：55-58.

[9]曾 真，施智強(qiáng)，何 欣，等.寬帶放大器[J].電子設(shè)計(jì)工程，2008，16（11）：57-58.