一種用于Buck DC-DC轉(zhuǎn)換器的自適應(yīng)斜坡補(bǔ)償電路*

李 帥 ，張志勇 ， 趙 武 ， 程衛(wèi)東

(1.西北大學(xué) 信息科學(xué)與技術(shù)學(xué)院，陜西 西安710127；2.西安微電子技術(shù)研究所，陜西 西安710054)

開關(guān)電源的控制模式分為電壓控制和電流控制模式，其中，電流控制模式因?yàn)槠鋭?dòng)態(tài)響應(yīng)快、補(bǔ)償電路簡(jiǎn)單、增益帶寬大、輸出電感小、易于均流等優(yōu)點(diǎn)而被廣泛應(yīng)用。電流控制模式又可分為平均電流控制模式和峰值電流控制模式，當(dāng)采用峰值電流模式并且占空比大于50%時(shí)存在如下問題：次諧波振蕩、系統(tǒng)開環(huán)不穩(wěn)定以及由此而引起的抗干擾能力差，特別是當(dāng)電感中的紋波電流成分很小時(shí),這種情況更為嚴(yán)重。解決上述問題的方法是引入一個(gè)斜坡補(bǔ)償電路。

目前常規(guī)的補(bǔ)償方式有一次線性補(bǔ)償和分段線性補(bǔ)償兩種。但這兩種方式產(chǎn)生的補(bǔ)償量都相對(duì)固定，容易造成過補(bǔ)償，這將導(dǎo)致系統(tǒng)瞬態(tài)響應(yīng)慢和帶載能力低等問題。本文在分析斜坡補(bǔ)償原理的基礎(chǔ)上，設(shè)計(jì)了一種自適應(yīng)斜坡補(bǔ)償電路，其補(bǔ)償量自動(dòng)適應(yīng)系統(tǒng)占空比的變化，消除了過補(bǔ)償現(xiàn)象及由此引發(fā)的不良影響。

1 斜坡補(bǔ)償原理分析

圖1是Buck型DC-DC轉(zhuǎn)化器峰值電流控制原理圖。誤差比較器(Error AMP)對(duì)輸出電壓采樣信號(hào)VFB與基準(zhǔn)電壓Vref的差值進(jìn)行放大，得到控制信號(hào)Ve。在一個(gè)開關(guān)周期內(nèi)，VFB的變化很小，因此可以近似認(rèn)為Ve在一個(gè)開關(guān)周期內(nèi)保持不變。Ve與斜坡補(bǔ)償模塊（slop）產(chǎn)生的斜率為k的斜坡電壓Vslop相減，產(chǎn)生一個(gè)斜率為-k的周期性控制電壓V∑。電流采樣放大器(I SENS)對(duì)開關(guān)電流進(jìn)行采樣并放大，得到電流采樣信號(hào)VS，輸入到PWM比較器(PWM CMP)正向端，當(dāng)電流上升，VS=VΣ時(shí)，PWM比較器翻轉(zhuǎn)輸出高電平，關(guān)斷功率管，電感電流線性下降，直到下一個(gè)時(shí)鐘周期到來?？梢缘贸鼋Y(jié)論：在一個(gè)時(shí)鐘周期內(nèi)，控制電壓VΣ為本周期內(nèi)的電流設(shè)定了最大值。故稱為峰值電流控制模式。

圖1 Buck型DC-DC轉(zhuǎn)化器峰值電流控制原理圖

1.1 擾動(dòng)對(duì)系統(tǒng)穩(wěn)定性的影響

圖1所示電路在未加斜坡補(bǔ)償模塊時(shí)，在占空比D＞50%的情況下系統(tǒng)是不能穩(wěn)定工作的，這種情況可由圖2形象地說明。圖2中，Ve=VΣ是電壓反饋回路的誤差放大信號(hào)，實(shí)線所示波形為電感電流，虛線所示波形為疊加擾動(dòng)ΔI0后的電感電流，k1、k2分別為電感電流上升和下降的斜率，ΔI1為經(jīng)過一個(gè)周期，由ΔI0引起的電流誤差。

圖2 D＜50%（上）D＞50%（下）擾動(dòng)對(duì)穩(wěn)定性的影響

由圖2可得，沒有引入斜坡補(bǔ)償?shù)那闆r下，有：

由(1)式可以看出，當(dāng)占空比 D＜50%（|k2|＜|k1|）時(shí)，電流誤差ΔI周期性地減小，系統(tǒng)是穩(wěn)定的；當(dāng)占空比D＞50%（|k2|＞|k1|）時(shí)，ΔI周期性地增大，系統(tǒng)是不穩(wěn)定的。

1.2 固定斜坡補(bǔ)償

峰值電流控制模式在占空比D＞50%的情況下，系統(tǒng)存在不穩(wěn)定的問題，因此需要引入斜坡補(bǔ)償。

圖3是引入斜率為-k的斜坡信號(hào)后擾動(dòng)對(duì)電感電壓的影響情況，由圖可得：

經(jīng)過n個(gè)周期，電流誤差ΔIn為：

由(3)式容易得出，要保持系統(tǒng)穩(wěn)定，就要滿足：

圖3 D＞50%時(shí)引入斜坡補(bǔ)償后的情況

由圖3可以看出：

式(6)即為系統(tǒng)保持穩(wěn)定所必須滿足的條件。由(6)式可知：當(dāng) k＞-0.5k2時(shí)，在 0＜D＜1 的范圍內(nèi)，式(6)恒成立，即系統(tǒng)始終保持穩(wěn)定?？紤]到補(bǔ)償余量，一般將k取為 k2的-0.7～-0.8倍。

然而，這種固定斜率的補(bǔ)償方式在占空比較小的情況下，會(huì)產(chǎn)生過補(bǔ)償現(xiàn)象，過補(bǔ)償會(huì)加劇補(bǔ)償信號(hào)對(duì)電感電流限制指標(biāo)VΣ的影響，從而導(dǎo)致系統(tǒng)的帶載能力降低。

1.3 自適應(yīng)斜坡補(bǔ)償原理

對(duì)于圖1所示的Buck型DC-DC轉(zhuǎn)換器，忽略功率管M0的導(dǎo)通壓降，有：

其中，L為輸出濾波電感值，將(7)、(8)式代入(5)式可得：

將(7)、(8)、(9)式代入(6)式有：

可見，只要斜坡補(bǔ)償信號(hào)的斜率與輸入輸出電壓的關(guān)系滿足式(10)所示的關(guān)系，系統(tǒng)就可以保持穩(wěn)定。因此，可以根據(jù)輸入、輸出電壓的變化采用不同的補(bǔ)償斜率，即在占空比較小的情況下采用較小的補(bǔ)償斜率，從而減輕或消除過補(bǔ)償現(xiàn)象對(duì)系統(tǒng)帶載能力的影響。

2 自適應(yīng)斜坡補(bǔ)償電路分析

本文基于CMOS工藝，設(shè)計(jì)了一種可以根據(jù)輸入、輸出電壓的變化而自動(dòng)調(diào)整補(bǔ)償信號(hào)斜率的自適應(yīng)斜坡補(bǔ)償電路，如圖4所示。圖中M0與R0構(gòu)成源極跟隨器，將M1的柵源電壓VGS1偏置在恒定狀態(tài)，使得流過M1、M2的電流保持恒定；R1與 R2組成分壓網(wǎng)絡(luò)，將 Vout分壓后得到 V0；M1與 M2組成 PMOS源極跟隨器：V1=V0+|VGS2|，由于流過 M2的電壓恒定，所以 VGS2恒定；M3與R3組成源極跟隨器：V2=V1-VGS3，由于 R3阻值較大，因此，流過M3的電流I0較??；又因?yàn)镸3的寬長(zhǎng)比較大，所以可認(rèn)為VGS3是近似恒定的。由以上推論可得：

合理調(diào)節(jié)相關(guān)參數(shù)，使得|VGS2|=VGS3，有：V2=V0，由此可得：

由M4、M5組成的電流鏡將 I0鏡像為 I1，設(shè)置 M5與 M4的寬長(zhǎng)比為A，可得：

設(shè)置M11與M12的寬長(zhǎng)比為B，同理可得，流過M11的電流 I2為：

根據(jù) KCL定律，電流 I1和 I2在點(diǎn) P相減，得到電流 I3，由M8、M9組成的電流鏡將 I3鏡像為 I4，設(shè)置 M9與 M8的寬長(zhǎng)比為D，可得：

I4對(duì)電容 C進(jìn)行充電，得到斜坡補(bǔ)償電壓 Vslop，Vslop的斜率k為：

合理設(shè)置式(16)中 A、B、C、D的值，即可滿足(10)式關(guān)于自適應(yīng)斜坡補(bǔ)償斜率的要求。

3 仿真驗(yàn)證

基于標(biāo)準(zhǔn) 0.6 μm CMOS工藝模型，運(yùn)用 Cadence Spectre對(duì)圖4所示的電路進(jìn)行仿真驗(yàn)證，結(jié)果如圖5、圖6所示。

圖5 Vin不變，斜坡補(bǔ)償斜率隨Vout變化情況

圖6 Vout不變，斜坡補(bǔ)償斜率隨Vin變化情況

由圖中可以看出，該電路所產(chǎn)生的補(bǔ)償信號(hào)斜率隨輸出、輸入電壓差的變化而變化，從而實(shí)現(xiàn)了補(bǔ)償斜坡斜率隨占空比的變化而變化的自適應(yīng)補(bǔ)償，因此可以消除由于過補(bǔ)償所引起的帶載能力低等缺點(diǎn)。

本文從基本的斜坡補(bǔ)償原理出發(fā)，設(shè)計(jì)了一種適用于Buck型DC-DC的自適應(yīng)斜坡補(bǔ)償電路；利用源極跟隨器和電流鏡得到與輸入輸出電壓差值成正比的電流，從而建立起占空比和補(bǔ)償斜率之間的關(guān)系，實(shí)現(xiàn)了斜坡斜率自適應(yīng)調(diào)節(jié)。最后通過了仿真驗(yàn)證。

圖4 自適應(yīng)斜坡補(bǔ)償電路圖

[1]陳富吉，來新泉，李玉山.一種自適應(yīng)斜坡補(bǔ)償電路的設(shè)計(jì)與實(shí)現(xiàn).半導(dǎo)體學(xué)報(bào)，2008，27(3)：494.

[2]LAI Xin Quan，ZHOU Li Xia，CHEN Fu Ji.Design of a dynamic slope compensation circuit for boost DC-DC converter.Microelectronics，2005，35(4)：420.

[3]PHILLIP E A，DOUGLAS R H.CMOS analog circuit design[M].Second Edition.Beijing：Publishing House of ElectronicsIndustry，2002：167-438.

[4]RAZAVI B.Design of analog CMOS integrated circuits[M].陳貴燦譯.西安：西安交通大學(xué)出版社，2003：50-63.

[5]LI Yan Ming，LAI Xin Quan，WANG Hong Yi.Design of a self-regulation slop compensation circuit for buck DC-DC converter.Microelectronics&Computer，2005，22(3)：274.

[6]PRESSMAN A I.Switching power supply design.Beijing：Publishing House of Electronics Industry，2005：107.

[7]GRAY P R，HURST P J.Analysis and design of analog integrated circuits[M].India，Replike Press，2001：38-72，197-203，407-408.