基于FPGA高速幀同步設(shè)計(jì)及性能分析

陳 燕

(中國(guó)電子科技集團(tuán)公司第五十四研究所,河北石家莊050081)

0 引言

隨著數(shù)據(jù)設(shè)備種類(lèi)增加,精度提高,數(shù)據(jù)傳輸容量隨之急劇增加,高速數(shù)據(jù)傳輸就是把各種數(shù)據(jù)組合成大容量數(shù)據(jù)組進(jìn)行傳輸。

在數(shù)據(jù)發(fā)送端需要對(duì)數(shù)據(jù)進(jìn)行幀格式化處理,在數(shù)據(jù)接收端利用幀同步捕獲技術(shù)恢復(fù)原始數(shù)據(jù)。由于數(shù)據(jù)速率遠(yuǎn)高于芯片處理能力,為了保證同步時(shí)間,必須采用并行處理。對(duì)數(shù)據(jù)傳輸中的幀結(jié)構(gòu)進(jìn)行了分析,論述了幀同步關(guān)鍵技術(shù),針對(duì)高速數(shù)據(jù)傳輸?shù)奶攸c(diǎn),給出了基于FPGA實(shí)現(xiàn)的快速幀同步設(shè)計(jì)方法,并對(duì)性能進(jìn)行了分析和測(cè)試。

1 幀結(jié)構(gòu)分析

數(shù)據(jù)傳輸?shù)乃俾蕿?00 Mbps,幀結(jié)構(gòu)采用CCSDS建議,幀長(zhǎng)為1 024,其中幀定位碼為4字節(jié)長(zhǎng)1ACFFC1D,1 020字節(jié)為RS(255,239)編碼交織后的傳輸數(shù)據(jù),d為信息字節(jié),c為校驗(yàn)字節(jié),由于交織深度為4,每幀傳輸4組,共 4×255字節(jié),幀結(jié)構(gòu)圖如圖1所示。

圖1 幀結(jié)構(gòu)框圖

幀結(jié)構(gòu)為集中連續(xù)插入幀同步碼組,設(shè)備完成4組RS編碼后,每一組交替輸出1字節(jié),實(shí)現(xiàn)交織深度為4的交織。然后在每幀的開(kāi)頭加入特殊碼組1ACFFC1D作為幀頭定位碼,定位碼長(zhǎng)32 bit,在設(shè)備接收端通過(guò)該特殊碼組建立同步,確定RS碼的譯碼分組,并最終完成譯碼恢復(fù)數(shù)據(jù)。

由于交織深度是4,所以采用4個(gè)RS編碼塊同時(shí)并行處理,原始數(shù)據(jù)分為4組,每組為239字節(jié),分別進(jìn)行RS(255,239)編碼,編碼完成后,每組數(shù)據(jù)前239字節(jié)為原始信息數(shù)據(jù),后16字節(jié)為RS校驗(yàn)字節(jié),輸出數(shù)據(jù)流順序?yàn)榈?組的第1字節(jié)然后跟著第2組第1字,輸出完后面幾組的第1字節(jié),再輸出從第1組開(kāi)始的第2字節(jié),直至完成第4組第256字節(jié)的數(shù)據(jù)。

由于幀頭為4字節(jié),每組完成編碼后的字節(jié)為255字節(jié),4組共1 020字節(jié),因此幀長(zhǎng)為1 024字節(jié)。在幀同步碼確定、幀長(zhǎng)確定的情況下,幀同步的性能有:幀同步時(shí)間、假同步概率、同步保持時(shí)間。在接收端為了保證同步性能,需要對(duì)同步進(jìn)行設(shè)計(jì)。在此主要討論高速幀同步的實(shí)現(xiàn)及性能分析。

2 關(guān)鍵技術(shù)

在設(shè)備接收端為了正確恢復(fù)數(shù)據(jù),必須保持幀同步,幀同步指把接收端的幀狀態(tài)調(diào)整到與發(fā)送端幀狀態(tài)具有正確的關(guān)系,并保持這種正確關(guān)系的過(guò)程。

設(shè)計(jì)的關(guān)鍵技術(shù)有搜索電路設(shè)計(jì)、校核電路設(shè)計(jì)和同步保持設(shè)計(jì),其狀態(tài)圖如圖2所示。

圖2 幀同步過(guò)程狀態(tài)機(jī)

2.1 搜索態(tài)

設(shè)備在失步期間,采用預(yù)置啟動(dòng)搜捕,接收設(shè)備時(shí)序發(fā)生器被置在搜索態(tài),接收碼流逐比特進(jìn)入同步檢測(cè)電路,一旦其中的32位信碼與規(guī)定的同步字1ACFFC1D相同,就立即輸出控制信號(hào),啟動(dòng)狀態(tài)機(jī)進(jìn)入校核態(tài)。經(jīng)過(guò)一個(gè)檢驗(yàn)周期的時(shí)間,如果未檢測(cè)到正確的同步碼,則重復(fù)上述過(guò)程。

2.2 校核態(tài)

為了防止信號(hào)中出現(xiàn)虛假同步,找到第1組同步碼后跳過(guò)1幀長(zhǎng)度必須再次確認(rèn)幀同步碼。若連續(xù)經(jīng)過(guò)M幀同步碼確認(rèn)均同步正確,則系統(tǒng)立即轉(zhuǎn)入同步狀態(tài);否則存在假同步;返回搜索態(tài)。由首次搜索到幀同步碼到進(jìn)入同步態(tài)的M幀時(shí)間叫后方保護(hù)時(shí)間。

2.3 同步態(tài)

幀同步處于同步狀態(tài)時(shí),若連續(xù)N幀幀同步碼正確則仍保持在同步狀態(tài)。考慮到接收數(shù)據(jù)流的幀同步碼可能受外界干擾而存在誤碼,在同步狀態(tài)中只有連續(xù)N幀丟失同步碼,才進(jìn)入失步狀態(tài),并返回搜索態(tài)。其中N幀的時(shí)間叫前方保護(hù)時(shí)間。由于有前方保護(hù)時(shí)間,在接收過(guò)程中雖然出現(xiàn)了某一幀同步碼字有誤碼,但系統(tǒng)并不會(huì)立即進(jìn)入失步狀態(tài)。由此可減少因誤碼而進(jìn)入失步狀態(tài)的可能性。

以上論述了幀同步的關(guān)鍵技術(shù),但當(dāng)數(shù)據(jù)速率高達(dá)300Mps時(shí),碼流逐比特的速率遠(yuǎn)遠(yuǎn)高于比較累加器的速率,而且芯片也無(wú)法承受300 Mbps的連續(xù)處理,因此必須采用并行處理,降低芯片的運(yùn)行速度。

3 高速幀同步設(shè)計(jì)

為了實(shí)現(xiàn)高速數(shù)據(jù)的同步搜索,有2種方法可采用:①采用足夠深的緩存,延時(shí)處理,依靠緩存的時(shí)間來(lái)實(shí)現(xiàn)判斷。但這種方式處理起來(lái)比較耗資源,同時(shí)固定時(shí)延較長(zhǎng);②介紹一種在FPGA中采用實(shí)時(shí)并行同步比較的方法,在FPGA硬件資源開(kāi)銷(xiāo)中只增加 2*(N-1)*Dl個(gè)FPGA的基本單元(CLB),N為并行路數(shù),Dl為幀碼長(zhǎng)度。

同步相關(guān)檢測(cè)判決器[3]并行路數(shù)可根據(jù)速率設(shè)置,以并行路數(shù)4為例,串行數(shù)據(jù)流同時(shí)進(jìn)入4個(gè)移位判決電路,每路相差一個(gè)時(shí)鐘節(jié)拍,每隔4個(gè)節(jié)拍進(jìn)行一次相關(guān)判決,一旦4路中有一路產(chǎn)生檢測(cè)峰,表明已搜索到一個(gè)同步幀頭,可啟動(dòng)進(jìn)入幀同步的校核狀態(tài)。這樣判決速率為數(shù)據(jù)速率的四分之一,如速率更高,可增加并行路數(shù),這樣只需要增加并行判決電路即可完成。并行同步搜索實(shí)現(xiàn)框圖如圖3所示。

圖3 并行同步字搜索框圖

從圖中可見(jiàn),只有延時(shí)器及N位移位器電路工作于輸入的高速時(shí)鐘,由于FPGA觸發(fā)器翻轉(zhuǎn)速率極快,可適應(yīng)較高頻率,這部分通過(guò)局部布局布線實(shí)現(xiàn)高速工作,其他電路均可工作在比較低的速率,速率根據(jù)并行路數(shù)而定,低鐘可利用FPGA內(nèi)部時(shí)鐘除法電路實(shí)現(xiàn),降速工作使FPGA的工作穩(wěn)定性得到提高。

4 性能分析與測(cè)試

考核同步性能的主要指標(biāo)有,平均同步捕獲時(shí)間,假同步概率,同步保持時(shí)間。

平均同步捕獲時(shí)間與幀長(zhǎng)、數(shù)據(jù)速率、校核次數(shù)有關(guān)。在幀長(zhǎng)L=1 024 byte,數(shù)據(jù)速率v=300 Mbps,幀長(zhǎng)時(shí)TL=L/v=27.3 μ s,校驗(yàn)次數(shù)α=3次時(shí),根據(jù)平均確認(rèn)同步時(shí)間公式Tw=(α-1/2)T[2]L(忽略虛漏概率),計(jì)算得平均同步時(shí)間為68.2 μ s。

除此之外,在有噪聲信道上傳輸數(shù)據(jù)時(shí),為了避免假同步 ,采用幀同步校驗(yàn)的方法,即連續(xù)在幀同步碼位上核實(shí),校驗(yàn)次數(shù)與出現(xiàn)假幀同步的概率為:

式中,為校核次數(shù)α為時(shí)假幀定位概率;α為校核次數(shù);r為幀同步字的長(zhǎng)度?？梢?jiàn),采用幀同步校核比加長(zhǎng)幀定位更有效[2]。

幀同步電路的平均同步時(shí)間也是重要的指標(biāo),在有噪聲信道傳輸數(shù)據(jù)時(shí),如果不采取保護(hù),幀定位碼一旦有誤就立即失步,失步概率為pl≈r×pe,它與幀頻fL相乘就是每秒中平均發(fā)生失步的次數(shù),乘積的倒數(shù)也就是2次失步之間的平均時(shí)間間隔:

若保護(hù)幀數(shù)為β,平均失步間隔為[2]:

同步字長(zhǎng)r=32,幀長(zhǎng)時(shí)TL=27.3 μ s(幀長(zhǎng)/傳輸速率),Pe=10-3,不采取保護(hù),Tf=853 μ s,采取保護(hù)取 β=6,Tf≈8.06小時(shí),若Pe=10-6,不采取保護(hù)時(shí),Tf=853 ms,采取保護(hù) β=3,Tf≈634年,所以在實(shí)際系統(tǒng)中采取幀保護(hù),即使信號(hào)誤碼率較大時(shí)也能使設(shè)備有較長(zhǎng)的同步保持時(shí)間。

在實(shí)際系統(tǒng)中,對(duì)同步時(shí)間及同步持續(xù)時(shí)間進(jìn)行了測(cè)試,采用在發(fā)送幀中插入幀記數(shù)值,發(fā)送端開(kāi)始發(fā)送時(shí)把幀記數(shù)值置為0,接收端同步建立后記錄數(shù)據(jù),從接收到的第一幀數(shù)據(jù)的記數(shù)字節(jié)讀取記數(shù)值,同步時(shí)間Tw=Nc×Lf×8/v,(幀長(zhǎng)時(shí)TL=Lf×8/v),Tw為同步時(shí)間,Nc同步建立后接收到第一幀數(shù)據(jù)的幀記數(shù)值,Lf為幀長(zhǎng),幀長(zhǎng)以字節(jié)為單位,每字節(jié)8 bit,v為數(shù)據(jù)速率。在Pe=10-3時(shí),測(cè)得記數(shù)值分別為2,3,2,2,2,3,2,2,4,2,平均同步時(shí)間=((2+3+2+2+2+2+3+2+2+4+2)/10)*TL=70.99 μ s,測(cè)試是在有噪信道下測(cè)試,由于存在虛警概率,測(cè)得的數(shù)據(jù)與根據(jù)公式[2]忽略虛漏警計(jì)算得到數(shù)據(jù)相比,同步時(shí)間稍長(zhǎng)。

在信號(hào)Pe=10-6時(shí)用誤碼儀測(cè)試同步保持時(shí)間,最長(zhǎng)連續(xù)測(cè)試時(shí)間為96 h,均未出現(xiàn)失步。測(cè)試數(shù)據(jù)與分析計(jì)算數(shù)據(jù)相近。因此采用并行同步處理,幀同步信能不惡化。

5 結(jié)束語(yǔ)

在FPGA上采用并行處理的代價(jià)是資源的增加,因此在高速幀同步電路設(shè)計(jì)中采用局部并行處理,在增加資源和降低速率之間取得均衡,這樣,可降低高速電路時(shí)序調(diào)整的難度,提高芯片工作穩(wěn)定性,有利于FPGA綜合實(shí)現(xiàn)。以上所用幀同步電路已應(yīng)用于某項(xiàng)目中。

[1]蘇鵬沖,李維忠.高級(jí)在軌系統(tǒng)(AOS)幀同步信號(hào)發(fā)送器的設(shè)計(jì)與實(shí)現(xiàn)[J].福建電腦,2006(4):171-172.

[2]孫 玉.數(shù)字復(fù)接技術(shù)[M].北京:人民郵電出版社,1983.

[3]胡 莉,張力偉,周希元.幀同步檢測(cè)技術(shù)的研究進(jìn)展[J].無(wú)線電工程,2009,39(2):12-15.