基于延時復(fù)用技術(shù)的短時間間隔測量方法

杜保強(qiáng)，周 渭

基于延時復(fù)用技術(shù)的短時間間隔測量方法

杜保強(qiáng)1,2，周 渭1

(1. 西安電子科技大學(xué)測量與儀器系，西安 710071；2. 河南職業(yè)技術(shù)學(xué)院信息工程系，鄭州 450046)

提出了一種基于延時復(fù)用技術(shù)的新的短時間間隔測量方法．根據(jù)基于時-空關(guān)系的時間間隔測量原理，將若干延時單元組成延遲鏈. 延遲鏈的輸出被反饋到系統(tǒng)輸入端并與輸入信號進(jìn)行單穩(wěn)態(tài)觸發(fā)邏輯判斷，判斷結(jié)果被重新送回到重合檢測電路中去，實(shí)現(xiàn)一個延遲鏈可以多次重復(fù)使用的循環(huán)檢測，擴(kuò)展了基于時-空關(guān)系的時間間隔測量范圍，提高了測量系統(tǒng)的穩(wěn)定性．實(shí)驗(yàn)和分析結(jié)果表明了該方法的科學(xué)性和先進(jìn)性，其測量分辨率可達(dá)到100皮秒至10皮秒量級．結(jié)合現(xiàn)場可編程門陣列(FPGA)片上技術(shù)，新方案設(shè)計的測量系統(tǒng)具有結(jié)構(gòu)簡單、成本低廉的優(yōu)點(diǎn)．

時-空關(guān)系；短時間間隔；延時復(fù)用；循環(huán)檢測；誤差分析

隨著航空航天、激光測距、精密定位、粒子飛行探測及其他高科技領(lǐng)域的技術(shù)發(fā)展，對時間間隔尤其是短時間間隔的測量精度提出了更高要求．高精度的時間間隔測量方法有基于模擬時間擴(kuò)展的計數(shù)法、基于模/數(shù)(analog-to-digital，AD)變換器的模擬時間-幅度轉(zhuǎn)換法、基于沖激振蕩器的時間游標(biāo)法、抽頭延遲線法和差分延遲線法等[1]．時間擴(kuò)展計數(shù)法采用模擬內(nèi)插技術(shù)，使所測時間間隔相對大小縮小1,000倍，計數(shù)器分辨力提高了3個量級，但存在±1個計數(shù)誤差，轉(zhuǎn)換時間長，非線性度大，不常使用.時間-幅度轉(zhuǎn)換法利用現(xiàn)代高速ADC，結(jié)合離散器件可達(dá)到1～20,ps的分辨力，若采用專用集成電路(application specific integrated circuit，ASIC)替代離散器件且與發(fā)射極耦合邏輯(emitter coupled logic，ECL)電路配合使用，可使精度達(dá)到10 ps，但這種方法模擬部分難以集成，非線性難以消除；SR620就是用該法實(shí)現(xiàn)了最高達(dá)20,ps的測量分辨力.時間游標(biāo)法是一種以時間測量為基礎(chǔ)的計數(shù)方法，類似于機(jī)械游標(biāo)卡尺的原理，其測量關(guān)鍵在于能較為準(zhǔn)確地測出整周期數(shù)外的零頭或尾數(shù)，以提高時間的分辨力和準(zhǔn)確度，避免了±1個計數(shù)誤差，但這種方法需要高穩(wěn)定度的可啟動振蕩器和高精度的重合檢測電路，制作調(diào)試技術(shù)難度大、造價高，且受抖動的影響，轉(zhuǎn)換時間長，制作工藝復(fù)雜.抽頭延遲線法是由一組延遲單元組成，理論上這組延遲單元傳播時延相等，而時間間隔的測量是通過關(guān)門信號對開門信號在延遲線中的傳播進(jìn)行采樣實(shí)現(xiàn)的；這種方法分辨力較高，且實(shí)現(xiàn)線路簡單，易于集成在數(shù)字電路上，可與鎖相環(huán)(phase locked loop，PLL)或延時鎖相環(huán)(delay locked loop，DLL)配合實(shí)現(xiàn)高精度測量．商用HP5371A就采用該結(jié)構(gòu)，其分辨力達(dá)到200,ps，此結(jié)構(gòu)若在現(xiàn)場可編程門陣列(field-programmable gate array，F(xiàn)PGA)中實(shí)現(xiàn)，其分辨力為100,ps.差分延遲線法是在抽頭延遲線法的基礎(chǔ)上發(fā)展而來的，采用互補(bǔ)金屬氧化物半導(dǎo)體(complementary metal oxide semiconductor，CMOS) FPGA的差分延遲線法可以實(shí)現(xiàn)200,ps的分辨力和43,s的量程，有的還可以達(dá)到100,ps的分辨力，若采用0.7,μm CMOS工藝的ASIC，可以實(shí)現(xiàn)30,ps的分辨力[2-3]．這種測量方法分辨力最高，易于集成在數(shù)字電路上，但結(jié)構(gòu)比抽頭延遲線法復(fù)雜.近年發(fā)展起來的基于時空關(guān)系的時間間隔測量方法也能達(dá)到10皮秒級至皮秒級的超高測量分辨力，但測量范圍很窄[4]．

針對以上幾種測量方法的優(yōu)缺點(diǎn)，筆者提出了一種基于延時復(fù)用技術(shù)的新的短時間間隔測量方法．新方法不僅巧妙地解決了傳統(tǒng)時間間隔測量中存在的±1個計數(shù)誤差問題及高分辨力與窄測量范圍之間的矛盾，而且簡化了電路結(jié)構(gòu)，降低了成本．

1 系統(tǒng)測量原理

電磁波信號在導(dǎo)線中的傳輸速度具有高度的準(zhǔn)確性和穩(wěn)定性，這是自然界中物質(zhì)存在的固有方式．大量實(shí)驗(yàn)表明，信號在傳輸導(dǎo)線中的傳輸速度約為2×108,m/s，那么納秒和皮秒在導(dǎo)線中的傳輸延遲分別為20,cm和0.2,mm，這是比較容易處理的長度段[5]．根據(jù)這一自然現(xiàn)象，對時間量的測量就可以轉(zhuǎn)化為對長度量的測量，其原理如圖1所示．將開門信號和關(guān)門信號整形為窄脈沖后，分別送入雙路延遲線．開門一路延時單元DL1在長度上略大于關(guān)門一路的延時單元DL2，它們之間微差的大小取決于要達(dá)到的測量分辨力．延遲線末端匹配電阻是為了防止信號在延遲線中反射傳播．根據(jù)時空對應(yīng)關(guān)系，兩路延時單元在長度上的微差就體現(xiàn)了在傳輸延遲時間上的相位差，這樣被延時的開門信號將與關(guān)門信號發(fā)生重合．此時在每個延時單元處設(shè)置相位重合檢測電路，將重合信息送入譯碼器，通過譯碼器就可以得到被測短時間間隔[6-7]．這種測量原理的關(guān)鍵在于能準(zhǔn)確測出少于一個延時單元的時間，當(dāng)延時單元的長度差設(shè)置在毫米級或亞毫米級時，能夠達(dá)到10皮秒級至皮秒級的測量分辨力．

圖1 系統(tǒng)測量原理Fig.1 System measurement principle

由圖1可知，如果雙路延時單元的相位差為PD，被測時間間隔為tx，那么開門信號經(jīng)過n個PD的延遲后將與關(guān)門信號發(fā)生重合；通過對重合信號檢測點(diǎn)的取樣，則可知道此時開門信號經(jīng)過了幾級延時單元．根據(jù)發(fā)生重合時所經(jīng)過的延遲級數(shù)就可以計算出被測時間間隔tx= nPD．這里，相位差PD是根據(jù)信號傳輸速度、被測時間間隔的范圍及測量要達(dá)到的分辨力來確定的．其工作波形如圖2所示．

基于時-空關(guān)系的時間間隔測量方法，由于它的延時單元是無源的，所以噪聲小，功耗低[8-9]．但這也同時帶來了一個缺點(diǎn)，就是驅(qū)動器的負(fù)載重，并且每個延時單元后面需要加一個重合檢測電路，這意味著分辨力越高，負(fù)載越重[10]．為了解決這一問題，系統(tǒng)采用了插入緩沖器的方法在小范圍內(nèi)擴(kuò)大量程范圍．每隔一定數(shù)量的延時單元，在開門一路和關(guān)門一路分別插入相同的緩沖器，對衰減的信號進(jìn)行限幅放大，使其能夠驅(qū)動后級的延時單元．

圖2 基于時-空關(guān)系的時間間隔測量波形Fig.2 Time interval measurement waveform based on time-space relationship

圖3 系統(tǒng)設(shè)計新方案Fig.3 New scheme of system design

2 系統(tǒng)設(shè)計方案

2.1新方案設(shè)計

由圖1可知，基于時-空關(guān)系的時間間隔測量系統(tǒng)雖然具有極高的測量分辨力，但測量范圍卻很窄．若想進(jìn)一步擴(kuò)展測量范圍，則必須增加延遲單元的個數(shù)并插入大量的檢測器和緩沖器．隨著延遲單元個數(shù)的增加，傳輸線中存在的各種損耗也隨之增加，信號在傳輸線中衰減；而且大量重合檢測電路的引入，使得電路的負(fù)載很重，且分辨力越高，需要的重合檢測電路就越多，最后導(dǎo)致電路無法正常工作．為了使電路能繼續(xù)正常工作，系統(tǒng)在雙延時電路中插入了相同的緩沖器，使信號在緩沖器的作用下得到放大，增強(qiáng)了驅(qū)動能力，擴(kuò)大了測量范圍．但緩沖器的引入不是無限制的．因?yàn)榫彌_器的引入會給電路帶來很大的噪聲，增大了開門信號和關(guān)門信號的邊沿抖動性，最終導(dǎo)致系統(tǒng)的重合檢測性能極不穩(wěn)定．因此，基于時-空關(guān)系的時間間隔測量系統(tǒng)僅適用于小范圍的測量．針對分辨力和測量范圍之間的矛盾，系統(tǒng)采用了一種基于延時復(fù)用技術(shù)的新的測量方案.新方案主要由延遲鏈模塊、單穩(wěn)觸發(fā)及計數(shù)模塊、重合檢測模塊、鎖存譯碼模塊(針對重合檢測)、計數(shù)鎖存模塊、附加延時修正模塊及數(shù)據(jù)處理模塊組成，如圖3所示．

根據(jù)圖3所示方案，將若干延時單元組成延遲鏈，將延遲鏈的輸出信號反饋到系統(tǒng)輸入端，與原始輸入信號一起經(jīng)過一個單穩(wěn)態(tài)觸發(fā)邏輯判斷；判斷結(jié)果被重新送回到重合檢測電路中去，實(shí)現(xiàn)一個延遲鏈可以多次復(fù)用的循環(huán)檢測，從而將它的測量范圍擴(kuò)展到原來的N倍．其中每循環(huán)1次，就會產(chǎn)生1個計數(shù)脈沖，單穩(wěn)態(tài)觸發(fā)邏輯內(nèi)部計數(shù)器的輸出就會自動加1．這樣若計數(shù)器輸出為N，則被測短時間間隔的大小為

式中： N為計數(shù)器輸出可達(dá)到的最大值；T為差分延時鏈的測量范圍；m為延時鏈最后一次循環(huán)中重合檢測電路檢測到的重合單元個數(shù)；τ為開始信號經(jīng)過的每個延時單元的延時時間，即系統(tǒng)的測量分辨力．

2.2整形和控制電路

整形電路采用施密特觸發(fā)器，將輸入信號整形為脈沖信號，要求脈沖的上升沿達(dá)到1,ns級，且抖動小于50,ps．無源延時鏈的分辨力為250,ps，測量范圍為5,ns.要擴(kuò)展這一延時鏈的測量范圍，計數(shù)器部分采用頻率至少為200,MHz的時鐘，主要用于擴(kuò)大測量范圍至毫秒級，F(xiàn)PGA芯片經(jīng)過PLL倍頻后可以滿足這一要求[11-12]．控制電路采用單片機(jī)89C52控制，在將重合檢測信息傳送到單片機(jī)之前，需要電平轉(zhuǎn)換電路將工作電平由ECL電平轉(zhuǎn)換至晶體管-晶體管邏輯(transister-transister-logic，TTL) 電路電平，然后單片機(jī)將數(shù)據(jù)解碼、處理之后，交由顯示單元顯示，后者通過RS-232接口將測試數(shù)據(jù)傳輸?shù)絇C上位機(jī)，也可以接受上位機(jī)的控制命令．

2.3附加延時電路和DLL

附加延時修正模塊的主要作用是為了抵消開門信號在傳輸過程中的附加延時，消除系統(tǒng)誤差，保持開始信號和關(guān)門信號之間的時間關(guān)系不變，提高測量精度．這里采用延時鏈和分壓延遲相結(jié)合的方法來實(shí)現(xiàn)延時修正．延時鏈主要是由FPGA中的基本延時單元組成，原理和開門信號經(jīng)過的延遲模塊相同，它主要用于對附加延時的粗調(diào).這里開門信號的主要附加延遲為開門信號觸發(fā)單穩(wěn)觸發(fā)模塊時與時鐘不同步的延時誤差；分壓延遲主要采用電阻的分壓比來實(shí)現(xiàn)延遲的細(xì)調(diào)，其電路原理及波形原理分別如圖4和圖5所示，輸入信號為Vi，輸出信號為Vo，則Vo的電壓值始終為ViR2/(R1+R2)．由于Vo=ViR2/(R1+R2)，則Vo始終小于Vi，當(dāng)Vi到達(dá)觸發(fā)電平時，Vo需要經(jīng)過td時間后，才能到達(dá)觸發(fā)電平，所以相當(dāng)于Vo的上升沿到來的時間比Vi要滯后td．根據(jù)這個原理，可以通過改變電位器R2的阻值來改變延時量．理論上分壓可調(diào)延遲電路調(diào)節(jié)延遲量的范圍為0～∞，延遲量由R1/R2的值來決定．在本系統(tǒng)中，此電路是用于微調(diào)關(guān)門信號的延遲量，來補(bǔ)償開門信號的附加延遲，所以R1應(yīng)遠(yuǎn)小于R2．實(shí)驗(yàn)表明，R1取100,Ω，R2取10,kΩ時比較合適；而且使用分壓可調(diào)延遲電路在修正關(guān)門信號延遲量的同時，對關(guān)門信號上升沿的陡峭程度影響不大．當(dāng)然，分壓可調(diào)延遲電路當(dāng)R1/R2的值固定時，其延遲量還受到輸入信號的電壓上升率的影響．

圖4 分壓延遲原理Fig.4 Bleeder delay principle

圖5 波形原理Fig.5 Waveform principle

考慮到延遲鏈中每段延時線在長度上的不均勻性和由此帶來的非線性測量誤差，系統(tǒng)在每個延時單元上附加了延時鎖相環(huán)DLL——鎖時環(huán)，以保證信號在傳輸過程中的時延穩(wěn)定性[13]．延時鎖相環(huán)DLL是鎖相環(huán)PLL的另一種形式，它與傳統(tǒng)PLL的不同之處在于它用壓控延時線電壓控制延遲線路(voltage control delay line，VCDL)代替?zhèn)鹘y(tǒng)PLL中的壓控振蕩器(voltage-controlled oscillator，VCO)電路并且不需要分頻器電路，如圖6所示．

圖6 DLL結(jié)構(gòu)原理Fig.6 DLL structure principle

壓控延遲模塊VCDL是DLL中的一個關(guān)鍵部分，其結(jié)構(gòu)如圖7所示．

圖7 壓控延時單元Fig.7 Voltage control delay unit

一個理想的輸出延遲時間應(yīng)該和控制電壓呈線性關(guān)系．由圖7可以看出，m5、m7與m6、m8組成主延遲單元，ml、m2和m3、m4分別構(gòu)成鏡像電流源，為延遲單元提供電流；而m9和m12控制延時參數(shù)大小，整個電路有良好的線性．DLL中另一個部分是鑒相器和電荷泵，主要功能是將延時信號與參考信號對比，得到其相位差信息．電荷泵再將該相位差轉(zhuǎn)換為誤差電壓信號，控制延時單元調(diào)整延時，使得延時線的總延時與參考信號的周期相等．DLL電路主要是用來將量程由納秒級擴(kuò)展到百納秒級，且要保證延時單元的延時準(zhǔn)確性和穩(wěn)定性[14]．

2.4單穩(wěn)態(tài)觸發(fā)及計數(shù)電路

圖8為單穩(wěn)態(tài)觸發(fā)及計數(shù)的集成電路部分．其中Clk為系統(tǒng)時鐘，選為200,MHz，用來控制開門_輸出信號的脈寬及周期，使其等于延時鏈的延時范圍；Start和Stop信號分別為待測時間間隔的開門和關(guān)門信號；Reset為系統(tǒng)的全局復(fù)位信號；Start_Feedback為延時鏈的輸出反饋信號；Start_Out為開門信號經(jīng)過單穩(wěn)觸發(fā)模塊后輸入到延時鏈中的開門信號；Count_Out為開門信號在延時鏈中的循環(huán)次數(shù)計數(shù)器的輸出．

集成電路的單穩(wěn)觸發(fā)部分，每一個開門信號或者延時鏈的輸出反饋信號上升沿都會觸發(fā)輸出一定脈寬的脈沖信號，要求脈沖信號的周期等于延時鏈的總延時長度，目的是為了重合檢測時易于判斷相位重合點(diǎn)及譯碼的方便，因此輸出脈沖的低電平時間也要受到控制，防止出現(xiàn)系統(tǒng)測量誤差．

圖8 單穩(wěn)態(tài)觸發(fā)及計數(shù)電路Fig.8 Monostability trigger logic and count circuit

集成電路的計數(shù)部分，在關(guān)門信號到來之前，每來一個延時鏈的輸出反饋信號，計數(shù)器輸出就加1，直到關(guān)門信號到來之后，才停止計數(shù)．計數(shù)值即為開門信號在延時鏈中的循環(huán)次數(shù)，同時鎖存重合檢測電路的輸出，以此計算得到在延時鏈中不足一圈的那部分時間間隔的大小，最后計算得到所測時間間隔大?。?/p>

2.5新方案的FPGA實(shí)現(xiàn)

基于FPGA的時間間隔測量系統(tǒng)實(shí)現(xiàn)框圖如圖9所示．基于對系統(tǒng)測量速度、功耗、體積、成本及可靠性方面的考慮，系統(tǒng)在具體實(shí)現(xiàn)上采用了FPGA集成電路，即將延遲鏈模塊、單穩(wěn)觸發(fā)及計數(shù)模塊、重合檢測模塊、鎖存譯碼模塊、計數(shù)鎖存模塊、附加延時修正模塊及數(shù)據(jù)處理模塊等邏輯電路全部集中在FPGA芯片上，使各部分達(dá)到最佳優(yōu)越性能[15]．開門信號和關(guān)門信號經(jīng)整形后被送往FPGA，微控制單元(micro controller unit，MCU)從FPGA中采集數(shù)據(jù)并進(jìn)行處理，最后計算結(jié)果在液晶顯示器(liquid crystal display，LCD)上顯示出來．至此，基于延時復(fù)用技術(shù)的FPGA實(shí)現(xiàn)方案不僅巧妙地解決了高分辨力與窄測量范圍之間的矛盾，而且還簡化了電路結(jié)構(gòu)，同時系統(tǒng)的穩(wěn)定性也得到了極大提高．目前，基于圖9的時間間隔測量系統(tǒng)已研制出樣機(jī)，經(jīng)實(shí)際測試能夠達(dá)到10皮秒級至皮秒級的分辨力．

圖9 基于FPGA的系統(tǒng)實(shí)現(xiàn)方案Fig.9 System implementation scheme based on FPGA

3 實(shí)驗(yàn)及誤差分析

3.1測量實(shí)驗(yàn)

根據(jù)圖3所設(shè)計的時間間隔測量方案，具體在FPGA中實(shí)現(xiàn)．在參考頻率為200 MHz的情況下，若設(shè)置測量分辨力為20,ps，則最大測量誤差為20,ps，其測量精度為2.5,ps．在FPGA中通過計數(shù)器和參考頻率產(chǎn)生一系列時間間隔，分別與HP5370B所測時間間隔進(jìn)行比較，其測試結(jié)果如表1所示．

表1 實(shí)驗(yàn)結(jié)果Tab.1 Experimental results

從表1可以看出，HP5370B與新測量系統(tǒng)的比較結(jié)果存在的最大誤差是20,ps.分析其誤差原因，主要是新系統(tǒng)延時單元的不均勻性所形成的非線性累積誤差造成的，此外還有隨機(jī)誤差．對于系統(tǒng)誤差和非線性誤差，可通過軟件修正的方法對測試結(jié)果進(jìn)行修正，從而提高系統(tǒng)的測量精度．

3.2誤差分析

3.2.1 延遲線的延時誤差

由于延時導(dǎo)線的不均勻性會導(dǎo)致延時單元誤差σ，并且隨著延時單元的增加，造成非線性累積誤差[16]INLDNLσ．通過對重合檢測電路臨界點(diǎn)的觀察，得出各個延時單元的延時．非線性累積誤差狀況如圖10所示，測量結(jié)果的均方值為8.6 ps．

圖10 測量系統(tǒng)的非線性累積誤差Fig.10 Nonlinearity cumulation error of measurement system

3.2.2 量化誤差

量化誤差是系統(tǒng)在時間數(shù)字化過程中產(chǎn)生的誤差[17]，如圖11所示．由圖可知，若被測時間間隔為tx，在測試過程中，可能得到2個結(jié)果tx1或tx2，其中tx1≤tx2，且tx≤tx2=tx1+Δt，Δt為測量分辨力，其不確定度為ε1和ε2．于是，由量化產(chǎn)生的隨機(jī)誤差可以用二項(xiàng)分布的標(biāo)準(zhǔn)差來表示，即

式中：p為xt取值為2xt的概率；1p-表示xt取值為1xt的概率．由此可知，當(dāng)0.5p=時，系統(tǒng)的最大量化誤差為/2tσ=Δ．若對式(2)在01p≤≤范圍內(nèi)進(jìn)行積分，便可以得到平均標(biāo)準(zhǔn)偏差

利用多次測量平均的方法可以減小量化誤差．當(dāng)測量次數(shù)為M次時，平均標(biāo)準(zhǔn)偏差為

按式(4)計算，量化誤差測量結(jié)果為102 ps．

圖11 量化測量示意Fig.11 Schematic diagram of quantified measurement

3.2.3 隨機(jī)誤差

隨機(jī)誤差主要是內(nèi)部噪聲和外部噪聲所引起的觸發(fā)誤差造成的．內(nèi)部噪聲主要是時鐘相位噪聲和電源噪聲等．外部噪聲主要是電路之間的干擾造成的，必須有耦合路徑才可能出現(xiàn)外部干擾，包括傳導(dǎo)耦合、容性耦合和感性耦合．容性耦合是由于兩個導(dǎo)體之間的電場引起的，而感性耦合是由于電流變化引起磁場變化造成的．

3.2.4 重合檢測電路帶來的誤差

這種誤差主要表現(xiàn)在重合檢測電路本身重合檢測存在的誤差和不同重合檢測電路的離散性造成的誤差．在實(shí)際測量中，延時開門信號和關(guān)門信號的上升沿之間并非嚴(yán)格重合而是存在一個微小時間差Δt′，如圖12所示．由于重合檢測電路的性能受到多種因素的影響，如噪聲、失配等，于是兩個相同結(jié)構(gòu)的重合檢測電路之間也存在差異．所以，這個差異應(yīng)該是Δt′±δ，其中δ為重合檢測電路檢測的誤差，Δt′則可以理解為系統(tǒng)誤差[18]．重合檢測的誤差是影響測量不確定度的主要因素之一，它主要由脈沖信號上升沿的穩(wěn)定性和重合檢測電路的噪聲性能所決定．

圖12 重合檢測的誤差分析Fig.12 Error analysis of coincidence detection

3.2.5 軟件修正

軟件修正就是根據(jù)多次測量的結(jié)果，建立一個誤差修正值的查找表，將其存儲在內(nèi)存中．然后在實(shí)際的測量中，通過查找表中預(yù)先設(shè)定的修正值，可以對測試結(jié)果的系統(tǒng)誤差和非線性誤差進(jìn)行修正，從而改善系統(tǒng)的精度．

4 結(jié) 語

基于時-空關(guān)系的時間間隔測量系統(tǒng)具有極高的測量分辨力，它是以電磁信號在導(dǎo)線中傳輸?shù)臅r延穩(wěn)定性這一自然現(xiàn)象為基礎(chǔ)的新的測量原理和方法，它能測出少于1個延時單元的時間，但其測量范圍很窄，因而限制了它的廣泛應(yīng)用．為了進(jìn)一步擴(kuò)展其測量范圍和完善這種全新的理論，筆者提出了一種基于延時復(fù)用的時間間隔測量方法．這種方法利用反饋和單穩(wěn)觸發(fā)邏輯判斷技術(shù)，實(shí)現(xiàn)了一個延遲鏈可以重復(fù)使用的循環(huán)檢測，不僅擴(kuò)展了其測量范圍，通過對測量誤差的硬件補(bǔ)償和軟件修正，其測量分辨力和測量精度也得到了進(jìn)一步提高．改善后的實(shí)際測試結(jié)果表明，新方法所能達(dá)到的測量分辨力為37 ps，測量精度為23 ps，這和理論分析的所能達(dá)到皮秒量級的測量分辨力和精度是一致的．由于系統(tǒng)在具體實(shí)現(xiàn)上采用了FPGA，并在傳輸路徑上附加了鎖時環(huán)，因而大大簡化了電路結(jié)構(gòu)，降低了成本．隨著微電子技術(shù)的發(fā)展，這種新技術(shù)將有可能對現(xiàn)代時頻測控技術(shù)的進(jìn)一步發(fā)展具有一定的推動作用．

［1］ 王 海，周 渭，宣宗強(qiáng)，等. 一種新的時間間隔測量方法[J]. 西安電子科技大學(xué)學(xué)報，2008，35(2)：267-271.

Wang Hai，Zhou Wei，Xuan Zongqiang，et al. Novel short time interval measurement method[J]. Journal of Xidian University，2008，35(2)：267-271(in Chinese).

［2］ 周曉平. 導(dǎo)航定位中高分辨率的時間處理技術(shù)的研究[D]. 西安：西安電子科技大學(xué)機(jī)電工程學(xué)院，2009.

Zhou Xiaoping. Research on the High Resolution TimeProcessing Technology in Navigation Positioning[D]. Xi’an：School of Mechano-Electronic Engineering，Xidian University，2009(in Chinese).

［3］ 李 琳. 基于時-空關(guān)系的時間間隔測量[D]. 西安：西安電子科技大學(xué)機(jī)電工程學(xué)院，2008.

Li Lin. Time Interval Measurement Based on Time-Space Relationship[D]. Xi’an：School of Mechano-Electronic Engineering，Xidian University，2008(in Chinese).

［4］ Li Lin，Zhou Wei. A time-to-digital converter based on time-space relationship [C]//2007 IEEE Frequency Control Symposium. Geneva，Switzerland，2007：815-819.

［5］ Zhou Wei. A time interval measurement technique based on time-space relationship processing[C]//2006 IEEE Frequency Control Symposium. Honolulu，HI，2006：260-266.

［6］ 偶曉娟，周 渭. 基于時-空關(guān)系的時間間隔與頻率測量方法研究[J]. 儀器儀表學(xué)報，2006(4)：36-39.

Ou Xiaojuan，Zhou Wei. Reasearch on the method of time interval and frequency measurement based on the relationship of time-space[J]. Chinese Journal of Scientific Instrument，2006(4)：36-39(in Chinese).

［7］ 伏全海，周 渭. 基于CPLD的時間間隔測量儀[J].計量技術(shù)，2004(7)：5-8.

Fu Quanhai，Zhou Wei. Time interval measurement instrument based on CPLD[J]. Measurement Technique，2004(7)：5-8(in Chinese).

［8］ 江玉潔，周 渭. 新型頻率測量方法的研究[J]. 儀器儀表學(xué)報，2004，25(1)：30-33.

Jiang Yujie，Zhou Wei. A study of new methods about frequency measurement[J]. Chinese Journal of Scientific Instrument，2004，25(1)：30-33(in Chinese).

［9］ 周 渭. 基于時空和時相關(guān)系的時頻處理方法[J].宇航計測技術(shù)，2007(增)：72-77.

Zhou Wei. Time and frequency processing methods based on time-space and time-phase relationships[J]. Journal of Stronautic Metrology and Measurement，2007(Suppl)：72-77(in Chinese).

［10］ 李君雅. 基于無源和有源延遲鏈的頻率時間測量方法及研究[D]. 西安：西安電子科技大學(xué)機(jī)電工程學(xué)院，2009.

Li Junya. Frequency and Time Measurement Method and Study Based on Passive and Active Delay Chain[D]. Xi’an：School of Mechano-Electronic Engineering，Xidian University，2009(in Chinese).

［11］ Zhou Hui，Zhou Wei. A time and frequency measurement technique based on length vernier [C]//2006 IEEE Frequency Control Symposium. Honolulu，HI，2006：267-272.

［12］ Kalisz J. Review of methods for time interval measurements with picosecond resolution [J].Metrologia，2004，41(1)：17-32.

［13］ Xie Dingkai，Zhang Qichao，Qi Gaosun，et al. Cascading delay line TDC with 75 ps resolution and a reduced number of delay cells[J]. Review of Scientific Instruments，2005，76：240-246.

［14］ 偶曉娟. 皮秒級時頻處理原理及電領(lǐng)域傳輸速度異?，F(xiàn)象研究[D]. 西安：西安電子科技大學(xué)機(jī)電工程學(xué)院，2007.

Ou Xiaojuan. Study on Time-Frequency Processing Theory with ps Resolution and Abnormal Phenomenon of Transfer Speed in Electronic Field[D]. Xi’an：School of Mechano-Electronic Engineering，Xidian University，2007(in Chinese).

［15］ 王 海. 精密時頻測量和控制技術(shù)研究[D]. 西安：西安電子科技大學(xué)機(jī)電工程學(xué)院，2007.

Wang Hai. Researches on High-Accuracy Measurement and Control Techniques for Time-Frequency[D]. Xi’an：School of Mechano-Electronic Engineering，Xidian University，2007(in Chinese).

［16］ Szplet R，Kalisz J，Szymanowski R. Interpolating time counter with 100 ps resolution on a single FPGA device[J]. IEEE Transactions on Instrumentation and Measurement，2000，49：879-882.

［17］ Kalisz J，Pawlowski M，Pelka R. Error analysis and design of the nutt time-interval digitizer with picosecond resolution[J]. J Phys E：Sci Instrum，2007，20：1330-1341.

［18］ Jansson J P，Mantyniemi A，Kostamovaara J. A CMOS time-to-digital converter with better than 10 ps singleshot precision[J]. IEEE Journal of Solid-State Circuit，2006，41：1286-1296.

Short Time Interval Measurement Method Based on Delay-Time Multiplexing Technique

DU Bao-qiang1,2，ZHOU Wei1
(1. Department of Measurement and Instrument，Xidian University，Xi’an 710071，China；2. Department of Information Engineering，Henan Vocation and Technical College，Zhengzhou 450046，China)

A new short time interval measurement method based on delay-time multiplexing technique has been proposed. According to the time interval measurement principle based on time-space relationship，a delay chain was composed of several delay-time units. Output of the delay chain was fed back to the system input end and judged by monostability trigger logic with the original input signal. The result of the judgement was sent back to the coincidence detection circuit to realize repeated cycle detection of a delay chain. Therefore，the range of time interval measurement based on time-space relationship is expanded and the stability of the measurement system is improved. Experiment and analysis results show that the method is scientific and advanced，with measurement resolution from hundred picoseconds to ten picoseconds. Combined with fieldprogrammable gate array(FPGA)on-chip technique，the new measurement method has the advantages of simple structure and low cost.

time-space relationship；short time interval；delay-time multiplexing；cycle detection；error analysis

TM935.15

A

0493-2137(2010)01-0077-07

2008-12-05；

2009-02-20.

國家自然科學(xué)基金資助項(xiàng)目(60772135；10978017)；中國空間技術(shù)研究院創(chuàng)新基金資助項(xiàng)目(CAST：20080403)．

杜保強(qiáng)（1973— ），男，博士研究生．

杜保強(qiáng)，dubaoqiang2008@yeah.net.