太陽(yáng)追蹤系統(tǒng)控制器的設(shè)計(jì)與應(yīng)用*

余 濤， 馬立新， 陳國(guó)平， 劉和勇

(上海理工大學(xué)電氣工程系，上海 200093)

0 引言

太陽(yáng)追蹤系統(tǒng)是通過(guò)兩組光電傳感器(東西、南北各一組)傳回的電壓差信號(hào)經(jīng)過(guò)微處理器的分析和計(jì)算，再利用微處理器輸出的信號(hào)來(lái)對(duì)電機(jī)進(jìn)行控制，從而使電機(jī)作相應(yīng)調(diào)整，使太陽(yáng)能電池板能夠做接近于半球面的旋轉(zhuǎn)來(lái)對(duì)太陽(yáng)進(jìn)行追蹤，使太陽(yáng)能電池板能夠更多地接收太陽(yáng)光輻射，實(shí)現(xiàn)對(duì)太陽(yáng)能更加充分地吸收利用。

當(dāng)太陽(yáng)垂直射到太陽(yáng)能電池板上時(shí)，電池板吸收的光照強(qiáng)度最大。但是，傳統(tǒng)的太陽(yáng)能發(fā)電裝置是將太陽(yáng)能電池板固定在預(yù)先制作好的支架上，太陽(yáng)能電池板只能面向一個(gè)方向，使太陽(yáng)能的利用率大大降低。有鑒于此，研究設(shè)計(jì)了追日性能良好的太陽(yáng)追蹤發(fā)電系統(tǒng)，所設(shè)計(jì)出的裝置，除了必須能承載太陽(yáng)電池面板，也要能讓面板在空間中做接近半球面的立體轉(zhuǎn)動(dòng)，如此才能完全追蹤白天太陽(yáng)在天空中的位置，從而可以使總體發(fā)電量得到提高。此系統(tǒng)可以提高照射能量密度，取得光照的最大量，以及在相同的發(fā)電量下使用較少的太陽(yáng)電池以降低發(fā)電成本，因此極具研究發(fā)展前景。

1 追蹤系統(tǒng)的框架及步進(jìn)電機(jī)的控制原理

該系統(tǒng)所設(shè)計(jì)出的系統(tǒng)架構(gòu)，使用兩臺(tái)步進(jìn)電機(jī)作為驅(qū)動(dòng)源來(lái)設(shè)計(jì)出追日性能良好的太陽(yáng)追蹤裝置，此機(jī)構(gòu)為能做接近半球面立體轉(zhuǎn)動(dòng)的太陽(yáng)能發(fā)電系統(tǒng)。系統(tǒng)框圖如圖1所示。

圖1 太陽(yáng)追蹤系統(tǒng)整體框圖

系統(tǒng)中，欲實(shí)現(xiàn)大陽(yáng)能最高效率的利用，關(guān)鍵是對(duì)步進(jìn)電機(jī)的精確控制，從而達(dá)到對(duì)太陽(yáng)的準(zhǔn)確追蹤。由于太陽(yáng)能追蹤系統(tǒng)要作接近半球的立體轉(zhuǎn)動(dòng)，因此步進(jìn)電機(jī)在不同的時(shí)候需要作正轉(zhuǎn)或反轉(zhuǎn)運(yùn)動(dòng);另外由于很難做到對(duì)太陽(yáng)的實(shí)時(shí)追蹤，這里采用的是間歇式追蹤，當(dāng)光電傳感器傳回的電壓差值達(dá)到一定值時(shí)電機(jī)才進(jìn)行姿態(tài)調(diào)整，使電機(jī)作定位運(yùn)行。因此，作為太陽(yáng)能追蹤系統(tǒng)的重要組成部分，本文主要分析三相步進(jìn)電機(jī)的控制系統(tǒng)。

在目前的應(yīng)用中，步進(jìn)電機(jī)的控制和驅(qū)動(dòng)大多采用單片機(jī)加上1塊驅(qū)動(dòng)芯片來(lái)實(shí)現(xiàn)。但是由于單片機(jī)本身資源的限制，一片單片機(jī)能夠控制的電機(jī)數(shù)目有限，另外考慮到未來(lái)太陽(yáng)能發(fā)電場(chǎng)的規(guī)模，為了盡可能地降低發(fā)電成本，有必要用一塊芯片同時(shí)對(duì)多臺(tái)電機(jī)進(jìn)行控制［7］，因此選用FPGA來(lái)實(shí)現(xiàn)對(duì)電機(jī)的控制。

系統(tǒng)中，涉及到兩臺(tái)步進(jìn)電機(jī)，考慮到兩臺(tái)電機(jī)的控制機(jī)理是相同的，先設(shè)計(jì)一臺(tái)電機(jī)的控制系統(tǒng)，另一臺(tái)電機(jī)的控制系統(tǒng)可以直接在FPGA中映射實(shí)現(xiàn)。

2 步進(jìn)電機(jī)控制系統(tǒng)設(shè)計(jì)與仿真分析

系統(tǒng)設(shè)計(jì)中，在FPGA中使用VHDL［6］語(yǔ)言編程實(shí)現(xiàn)步進(jìn)電機(jī)的加減速、保持控制、正反轉(zhuǎn)控制，以及對(duì)步進(jìn)電機(jī)的精確定位，來(lái)實(shí)現(xiàn)系統(tǒng)對(duì)太陽(yáng)的準(zhǔn)確追蹤。電機(jī)控制系統(tǒng)的頂層電路見圖2。

圖2 控制器頂層電路圖

圖2中，clk為時(shí)鐘信號(hào)，此信號(hào)由FPGA內(nèi)部時(shí)鐘信號(hào)分頻獲得;datain為頻率控制字，改變datain的大小能夠改變步進(jìn)電機(jī)的速率;dir為步進(jìn)電機(jī)轉(zhuǎn)向控制信號(hào);mode為步進(jìn)電機(jī)運(yùn)行模式選擇信號(hào)，這里步進(jìn)電機(jī)可作三相單三拍、三相雙三拍、三相六拍轉(zhuǎn)動(dòng);dw為定位起動(dòng)信號(hào);d為定位的步數(shù);outputabc為三相波形輸出。

2.1 速度控制單元設(shè)計(jì)

本研究中，對(duì)步進(jìn)電機(jī)的速度控制采用的是直接數(shù)字式頻率合成器(Direct Digital Synthesizer，DDS)技術(shù)。DDS是20世紀(jì)60年代末出現(xiàn)的第三代頻率合成技術(shù)，以Nyquist時(shí)域采樣定理為基礎(chǔ)，在時(shí)域中進(jìn)行頻率合成，其原理圖如圖3所示。每來(lái)一個(gè)時(shí)鐘脈沖，N位加法器將頻率控制字X與相位寄存器輸出的相位數(shù)據(jù)Fout相加，把相加后的結(jié)果Y送至累加寄存器的輸入端。相位累加器在基準(zhǔn)時(shí)鐘Fclk的作用下，進(jìn)行線性相位累加。當(dāng)相位加法器滿時(shí)會(huì)產(chǎn)生一次溢出，這樣就完成了一個(gè)周期，這個(gè)周期也就是DDS的一個(gè)輸出信號(hào)周期。DDS輸出信號(hào)的頻率由式(1)給定:

圖3 DDS原理圖

與傳統(tǒng)的頻率合成器相比，DDS具有低成本、低功耗、高分辨率和快速轉(zhuǎn)換等優(yōu)點(diǎn)，廣泛使用在電信與電子儀器領(lǐng)域，是實(shí)現(xiàn)設(shè)備全數(shù)字化的一個(gè)關(guān)鍵技術(shù)。

此處選取基準(zhǔn)頻率為Fclk，累加器為10位，即1 024=210，假定 X=256，則 Fout=0.25Fclk。這里通過(guò)改變輸入的datain大小來(lái)改變輸出頻率的大小。

clkout也會(huì)發(fā)生改變，仿真結(jié)果如圖4所示。其中clkout為輸出頻率，clk為參考頻率，隨著da-tain的改變而改變。

圖4 速度調(diào)節(jié)

從仿真結(jié)果可以看出，當(dāng)datain改變時(shí)，輸出的時(shí)鐘頻率也相應(yīng)的發(fā)生變化。datain越大，累加器溢出的速率越快，clkout越密，輸出頻率越高，反之亦然。因此，可以通過(guò)控制輸入datain值來(lái)實(shí)現(xiàn)對(duì)輸出頻率的連續(xù)可調(diào)，從而對(duì)電機(jī)的速度作出準(zhǔn)確控制。同時(shí)可知，累加器的位數(shù)越多，對(duì)輸出頻率控制的精度也越高。

2.2 轉(zhuǎn)向調(diào)節(jié)單元設(shè)計(jì)

對(duì)步進(jìn)電機(jī)轉(zhuǎn)向的調(diào)節(jié)，采用加減計(jì)數(shù)器來(lái)實(shí)現(xiàn)。當(dāng)電機(jī)作正轉(zhuǎn)時(shí)，計(jì)數(shù)器作加計(jì)數(shù)，通過(guò)計(jì)數(shù)器輸出值的不同，系統(tǒng)輸出相應(yīng)的脈沖波形;當(dāng)電機(jī)作反轉(zhuǎn)時(shí)，計(jì)數(shù)器作減計(jì)數(shù)，系統(tǒng)根據(jù)計(jì)數(shù)器輸出的值來(lái)輸出與之對(duì)應(yīng)的波形。三相單三拍正反轉(zhuǎn)綜合的波形仿真圖如圖5所示。

圖5 三相單三拍正反轉(zhuǎn)綜合仿真圖

由圖5可以看出，當(dāng)dir=‘1’時(shí)，temp作加計(jì)數(shù)，電機(jī)三相abc依次為:100-010-001-100，電機(jī)正轉(zhuǎn);當(dāng)dir=‘0’時(shí)，temp作減計(jì)數(shù)，電機(jī)三相abc依次為:001-010-100-001，電機(jī)反轉(zhuǎn)。

2.3 精確定位單元的設(shè)計(jì)

對(duì)步進(jìn)電機(jī)的精確定位，只需要控制步進(jìn)電機(jī)的脈沖個(gè)數(shù)即可，當(dāng)脈沖個(gè)數(shù)達(dá)到定位要求時(shí)，通過(guò)異步清零的方式來(lái)終止時(shí)鐘脈沖的輸入，使步進(jìn)電機(jī)停止轉(zhuǎn)動(dòng)。

當(dāng)d=‘0’時(shí)，步進(jìn)電機(jī)正常運(yùn)行，不作定位用;當(dāng)d≠‘0’時(shí)，且定位鍵dw使能時(shí)，步進(jìn)電機(jī)作定位運(yùn)行。當(dāng)outclr=‘1’時(shí)，步進(jìn)電機(jī)控制脈沖被終止，電機(jī)停止轉(zhuǎn)動(dòng)。步進(jìn)電機(jī)的定位仿真圖如圖6、7 所示。

圖6 三相雙三拍定位12步

圖7 三相雙三拍定位9步

從圖6、7可看到，當(dāng)電機(jī)運(yùn)行達(dá)到指定的步數(shù)后電機(jī)就停止轉(zhuǎn)動(dòng)，實(shí)現(xiàn)了精確定位的目的。

3 電機(jī)工作綜合仿真分析與電機(jī)穩(wěn)定運(yùn)行

一般情況下，由于對(duì)控制精度和控制效率的要求不同，需要電機(jī)在不同的工作模式下實(shí)現(xiàn)速度與轉(zhuǎn)向的調(diào)節(jié)，以達(dá)到電機(jī)應(yīng)用過(guò)程中的穩(wěn)定運(yùn)行。

3.1 電機(jī)工作綜合仿真分析

下面對(duì)步進(jìn)電機(jī)作調(diào)速、轉(zhuǎn)向調(diào)節(jié)、運(yùn)行模式選擇進(jìn)行綜合仿真和分析，綜合分析仿真圖如圖8所示。

圖8 綜合仿真圖

從仿真結(jié)果可知，當(dāng)輸入頻率控制字datain的大小由66變?yōu)镈0后，三相abc輸出的脈沖寬度發(fā)生了明顯變化，表明輸出的頻率發(fā)生了改變。通過(guò)改變datain的大小，步進(jìn)電機(jī)的速度能夠在一定范圍內(nèi)進(jìn)行連續(xù)調(diào)整;dir信號(hào)由1變到0時(shí)，電機(jī)由三相雙三拍正轉(zhuǎn)變成反轉(zhuǎn);mode依次為“00”、“01”、“11”時(shí)，步進(jìn)電機(jī)分別作三相單三拍、三相雙三拍、三相六拍轉(zhuǎn)動(dòng);當(dāng)設(shè)定電機(jī)的定位數(shù)值時(shí)，就可以對(duì)電機(jī)在各種轉(zhuǎn)動(dòng)模式下進(jìn)行精確定位。

本文采用FPGA+VHDL對(duì)步進(jìn)電機(jī)控制器進(jìn)行設(shè)計(jì)。采用VHDL的設(shè)計(jì)方法有不依賴器件、移植容易、能加快設(shè)計(jì)的特點(diǎn)。并且，VHDL在現(xiàn)場(chǎng)就能進(jìn)行修改，與FPGA器件相結(jié)合，能大大提高設(shè)計(jì)的靈活性和效率，縮短產(chǎn)品的開發(fā)周期，縮短產(chǎn)品上市應(yīng)用的時(shí)間。VHDL+FPGA的設(shè)計(jì)方法是數(shù)字系統(tǒng)設(shè)計(jì)的一個(gè)創(chuàng)新，也是未來(lái)的一種發(fā)展方向。

3.2 步進(jìn)電機(jī)穩(wěn)定運(yùn)行方案與分析

步進(jìn)電機(jī)驅(qū)動(dòng)執(zhí)行機(jī)構(gòu)從一個(gè)位置向另一個(gè)位置移動(dòng)時(shí)，要經(jīng)歷升速、恒速和減速過(guò)程。步進(jìn)電機(jī)的失步和過(guò)沖直接影響到系統(tǒng)的精度，在步進(jìn)電機(jī)和驅(qū)動(dòng)方式選用合理的情況下，步進(jìn)電機(jī)的失步和過(guò)沖往往發(fā)生在起動(dòng)、停止等控制脈沖突變的情況下。因此，對(duì)步進(jìn)電機(jī)的加、減速有嚴(yán)格要求，要使步進(jìn)電機(jī)快速地達(dá)到所要求的速度又不失步或過(guò)沖，其關(guān)鍵在于使加速過(guò)程中加速度所要求的轉(zhuǎn)矩既能充分利用各個(gè)運(yùn)行頻率下步進(jìn)電機(jī)所提供的轉(zhuǎn)矩，但又不能超過(guò)這個(gè)轉(zhuǎn)矩。所以對(duì)步進(jìn)電機(jī)在起動(dòng)及停止時(shí)的速度進(jìn)行控制非常有必要，即要求對(duì)其進(jìn)行升降速控制［2］。

通常情況下，步進(jìn)電機(jī)的升速一般有三種選擇，一種是直線規(guī)律升速，一種是S型曲線規(guī)律升速，另外一種按照拋物線規(guī)律升速［2］。直線升速比較簡(jiǎn)單;而按S型曲線規(guī)律升速比較接近步進(jìn)電機(jī)的輸出轉(zhuǎn)矩隨轉(zhuǎn)速變化的規(guī)律;拋物線升速規(guī)律融合了直線升速規(guī)律和S型曲線升速規(guī)律的優(yōu)點(diǎn)，充分利用步進(jìn)電機(jī)低速時(shí)的有效轉(zhuǎn)矩，使升速的時(shí)間大大縮短，同時(shí)又具有較強(qiáng)的跟蹤能力。在確定了升速規(guī)律后，就可以將曲線離散化，把每步頻率的頻率系數(shù)儲(chǔ)存在RAM中，當(dāng)電機(jī)轉(zhuǎn)動(dòng)到相應(yīng)的步數(shù)，取出對(duì)應(yīng)的分頻系數(shù)來(lái)進(jìn)行分頻以獲得所需頻率［3］。

4 結(jié) 語(yǔ)

太陽(yáng)能追蹤系統(tǒng)對(duì)太陽(yáng)的準(zhǔn)確追蹤、電機(jī)的控制起著至關(guān)重要的作用。該文采用FPGA對(duì)步進(jìn)電機(jī)進(jìn)行控制，一方面考慮到FPGA集成度高、可靠性強(qiáng)，增強(qiáng)了整個(gè)系統(tǒng)的穩(wěn)定性;另一方面，考慮到太陽(yáng)能發(fā)電的可觀前景，今后太陽(yáng)能追蹤裝置肯定將逐漸取代傳統(tǒng)的、固定的太陽(yáng)能發(fā)電設(shè)備，而FPGA具有資源豐富、I/O管腳多的優(yōu)點(diǎn)，一片F(xiàn)PGA芯片就可以控制多臺(tái)電機(jī)，這樣就能較大幅度地降低太陽(yáng)能發(fā)電場(chǎng)建設(shè)的投入，進(jìn)而降低太陽(yáng)能發(fā)電的成本。本文分析的系統(tǒng)很好地完成了三相步進(jìn)電機(jī)在各種工作模式下的加減速、轉(zhuǎn)向調(diào)節(jié)和定位的仿真控制。隨著近年FPGA芯片不斷向高密度、高速度、低價(jià)格的趨勢(shì)快速發(fā)展，可以預(yù)見FPGA在電機(jī)控制領(lǐng)域?qū)⒂泻艽蟮陌l(fā)展空間，F(xiàn)PGA的廣泛應(yīng)用將在能源領(lǐng)域及控制技術(shù)方面為我國(guó)的節(jié)能減排提供重要的技術(shù)支撐。

［1］T Kenjo，A Sugawara.Stepping motors and their microprocessor controls，2nd edition［M］.Oxford:Oxford University Press，2003.

［2］Tzung-Cheng Chen，Yung-Chun Su.High performance algorithm realization on FPGA for stepper motor controller［C］∥SICE Annual Conference 2008，The University Electro-Communications，2008(1):1390-1395.

［3］Astarloa，A Bidarte，U Zuloaga A，et al.Reconfigurable microstepping control of stepper motors using FPGA embedded RAM［C］∥IECON 2003，The 29th Annual Conference of the IEEE，Industrial Electronics Society，2003(3):2221-2226.

［4］Ngoc Quy Le，Jae Wook Jeon.An open-loop stepper motor driver based on FPGA［C］∥International Conference on Control，Automation and Systems，2007(1):1322-1326.

［5］Vankka，J Waltari，M Kosunen M，et al.A direct digital synthesizer with an on-chip D/A-converter［C］∥Solid-State Circuits Conference，ESSCIRC’1997，Proceedings of the 23rd European，1997(1):216-219.

［6］S Brown，Z Vranesic.Fundamentals of digital logic with VHDL design second edition［M］.McGraw-Hill Science Engineering Math，2004.

［7］劉小威，翟超，顏芳.基于FPGA的LAMOS多電機(jī)控制驅(qū)動(dòng)系統(tǒng)［J］.機(jī)械與電子，2008(6):17-19.