集成電路測(cè)試儀電源電路的仿真設(shè)計(jì)研究與應(yīng)用

孫承庭,朱春江

摘 要:針對(duì)實(shí)驗(yàn)室某種集成電路測(cè)試儀使用中存在的因電源電路的設(shè)計(jì)不夠完善、帶負(fù)載能力差而存在死機(jī)或復(fù)位不正常的問題,在原有電路基礎(chǔ)上,對(duì)電源電路進(jìn)行改進(jìn)設(shè)計(jì),增加了擴(kuò)流電路,并對(duì)改進(jìn)電路用EDA仿真技術(shù)進(jìn)行對(duì)比驗(yàn)證,并在實(shí)際應(yīng)用中解決了問題。

關(guān)鍵詞:EDA仿真;負(fù)載能力;擴(kuò)流設(shè)計(jì);仿真對(duì)比驗(yàn)證

中圖分類號(hào):TN702文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2009)19-199-02

Research and Application of IC Test Instrument Power Circuit Simulation Design

SUN Chengting,ZHU Chunjiang

(Lianyungang Technical College,Lianyungang,222006,China)

Abstract:According to the problems of certain lab IC test instrument not being perfect on power circuit design and the system halted or restoration not being unusual on lower load capacity,the power circuit design and current-amplification circuit are being improved based on the original circuit,the contrastive verificafion is used for improving circuit with EDA simulation technique,and the problem in practical application is also solved.

Keywords:EDA simulation;load capacity;current-amplification design;simulation contrast verification

0 引 言

集成電路測(cè)試儀可用來測(cè)量集成電路的好壞,在電子實(shí)驗(yàn)室中應(yīng)用廣泛。在實(shí)際使用中,發(fā)現(xiàn)部分廠家生產(chǎn)的測(cè)試儀存在一些問題,如電網(wǎng)電壓波動(dòng)或負(fù)載加重后容易出現(xiàn)死機(jī)或復(fù)位不正?，F(xiàn)象,這對(duì)實(shí)驗(yàn)進(jìn)程和實(shí)驗(yàn)室管理有很大影響,也是困擾實(shí)驗(yàn)指導(dǎo)老師的常見問題,必須予以解決。本文通過某一種測(cè)試儀電源電路的改進(jìn)的試驗(yàn),會(huì)給實(shí)驗(yàn)室管理者以借鑒。

在電路設(shè)計(jì)中用到EDA(Electronics Design Automation,電子設(shè)計(jì)自動(dòng)化)技術(shù)。在進(jìn)行電路改進(jìn)前,從電路參數(shù)設(shè)計(jì),電路功能仿真驗(yàn)證等都在計(jì)算機(jī)上先用EDA軟件完成,不但縮短了電路設(shè)計(jì)時(shí)間,而且大大地節(jié)約了成本。

EDA 技術(shù)是隨著集成電路和計(jì)算機(jī)技術(shù)的飛速發(fā)展應(yīng)運(yùn)而生的一種高級(jí)、快速、有效的電子設(shè)計(jì)自動(dòng)化工具。它經(jīng)歷了計(jì)算機(jī)輔助設(shè)計(jì)(Computer Assist Design,CAD)、計(jì)算機(jī)輔助工程設(shè)計(jì)(Computer Assist Engineering Design,CAE)和電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation,EDA)三個(gè)發(fā)展階段[1]。利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì),具有以下幾個(gè)特點(diǎn)[2]:用軟件的方式設(shè)計(jì)硬件;用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開發(fā)軟件自動(dòng)完成的;對(duì)設(shè)計(jì)電路功能是否正確可進(jìn)行仿真分析。

目前流行的EDA軟件有Protel 99 SE,EWB,Multisim,PSpice等幾種[3]。本文運(yùn)用Protell 99 SE 中的Advanced SIM 99仿真功能對(duì)所改進(jìn)的電路進(jìn)行仿真和應(yīng)用。

1 EDA仿真在測(cè)試儀電源電路設(shè)計(jì)中的應(yīng)用

學(xué)校電工電子實(shí)驗(yàn)室有多臺(tái)LM-800C數(shù)字集成電路測(cè)試儀,在使用中有時(shí)會(huì)出現(xiàn)死機(jī),復(fù)位不正?，F(xiàn)象。通過研究,發(fā)現(xiàn)電源電路存在問題:電源擴(kuò)展能力差,帶負(fù)載能力弱。筆者根據(jù)其PCB(Printed Circuit Board,印制電路板)繪制出其電源電路原理圖,如圖1所示。

圖1 LM-800C數(shù)字集成電路測(cè)試儀電源電路圖

圖1中,78M05為5 V三端穩(wěn)壓器[4],RL為測(cè)試儀負(fù)載,實(shí)際上是待測(cè)集成電路。

限于篇幅,只繪制主要部分,電源線路濾波器在圖中未畫出。通過研究,發(fā)現(xiàn)電源電路存在問題:電源擴(kuò)展能力差,帶負(fù)載能力不強(qiáng),有時(shí)會(huì)出現(xiàn)死機(jī)、無法復(fù)位現(xiàn)象。通過對(duì)其電源電路的改進(jìn),增加了擴(kuò)流電路,從而解決了實(shí)際使用中存在的問題。

1.1測(cè)試儀電源電路的擴(kuò)流設(shè)計(jì)

為了節(jié)約成本,不能對(duì)原來電路進(jìn)行全新設(shè)計(jì),只能在原來電源電路基礎(chǔ)上,通過增加部分電路來增強(qiáng)其帶負(fù)載能力。

改進(jìn)中需要考慮的問題[5]:

(1) 選擇合適的濾波電容。電源輸出直流電壓要穩(wěn)定,紋波小。

(2) 增加了擴(kuò)流電路,當(dāng)電源電壓不穩(wěn)定或測(cè)試系統(tǒng)負(fù)載增大時(shí),電源帶負(fù)載能力強(qiáng),輸出電壓穩(wěn)定。

圖2為經(jīng)過改進(jìn)的帶擴(kuò)流功能的電路,帶負(fù)載能力較強(qiáng),能擴(kuò)大電路的輸出電流。Q1為外接擴(kuò)流功率三極管,R1為Q1的偏置電阻。該電路帶負(fù)載能力與Q1的參數(shù)有關(guān)。C1,C4為濾波電容,C2為0.33 μF,可抵消輸入接線的電感效應(yīng),C3可防止高頻自激,消除高頻噪聲,改善負(fù)載的瞬態(tài)響應(yīng)[6,7]。

圖2 帶擴(kuò)流功能的電路

電源電路擴(kuò)展輸出電流的工作原理:

二極管D1用于消除三極管Q1的發(fā)射結(jié)Ube對(duì)輸出電壓的影響(相當(dāng)于發(fā)射結(jié)的導(dǎo)通電壓0.7 V),并提供電容C4的放電回路。設(shè)三端穩(wěn)壓器78M05的最大輸出電流為Imax,則晶體管的最大基極電流Ib=Imax-IRL,因而負(fù)載RL上電流的最大值I可表示為:

I=(1+β)(Imax- IRL)

一般三極管的基極電流Ib很小,與Imax相比可忽略不計(jì),I比Imax大許多,可見輸出電流提高了,從而可提高電源的帶負(fù)載能力。

1.2 兩種電路帶負(fù)載能力的仿真對(duì)比驗(yàn)證

可用Protell 99 Advanced SIM 99[6,7]對(duì)原電路(圖1)和改進(jìn)后的電路(圖2)進(jìn)行仿真分析,以驗(yàn)證二者的帶負(fù)載能力。

(1) 仿真參數(shù)設(shè)置

首先進(jìn)行仿真參數(shù)設(shè)置,進(jìn)行瞬態(tài)分析與傅里葉分析[8,9],仿真參數(shù)設(shè)置對(duì)話框如圖3所示。

圖3 仿真參數(shù)設(shè)置對(duì)話框

為了突出顯示,顯示器上只顯示兩個(gè)波形,其中in為輸入端,out為輸出端。

(2) 仿真波形對(duì)比分析

用Protell 99 Advanced SIM 99對(duì)圖1所示電路進(jìn)行仿真,發(fā)現(xiàn)當(dāng)負(fù)載變重,超過78M05最大輸出電流(0.7 A)時(shí)[10],將使輸出電壓的紋波增大,輸出電壓(out)下降且不穩(wěn)定,out波形有明顯的波動(dòng),5 V下降為4 V左右,且輸出(out)波形不平滑,紋波大。負(fù)載變重后的仿真波形如圖4所示。

圖4 負(fù)載變重后的波形

為了增大電源的帶負(fù)載能力,在原電路的基礎(chǔ)上加擴(kuò)展電流三極管Q1后,帶同樣的負(fù)載,輸出電壓很穩(wěn)定(5 V),仿真波形如圖5所示。

圖5 加擴(kuò)流三極管后仿真波形

從輸出波形(out)可以看出,電壓很穩(wěn)定,沒有紋波。

1.3 設(shè)計(jì)電路的應(yīng)用效果

經(jīng)改進(jìn)后的電源電路,在實(shí)驗(yàn)室的實(shí)際使用中,再未發(fā)現(xiàn)死機(jī)或不能正常復(fù)位現(xiàn)象,證明通過EDA仿真所設(shè)計(jì)的電路在使用中獲得成功。

2 結(jié) 語

用EDA仿真技術(shù)能方便電路設(shè)計(jì),并可驗(yàn)證電路

設(shè)計(jì)的正確性。通過對(duì)兩種電路的仿真對(duì)比,說明改進(jìn)后電源電路帶負(fù)載能力強(qiáng),這在實(shí)際使用中得到驗(yàn)證。

參考文獻(xiàn)

[1]王濤.數(shù)字集成電路的故障診斷和故障仿真技術(shù)的研究 [D].成都:電子科技大學(xué),2005.

[2]National Instruments.The Measurement and Automation Catalog 2004[Z].2004.

[3]伏家才.EDA原理與應(yīng)用 [M].北京:化學(xué)工業(yè)出版社,2006.

[4]周紹慶.模擬電子技術(shù)基礎(chǔ)[M].北京:北京交通大學(xué)出版社,2007.

[5]羅敏.專用集成電路邏輯測(cè)試儀系統(tǒng)總體實(shí)現(xiàn)[D].西安:西北工業(yè)大學(xué),2006.

[6]Cheng K T,Jou J Y.Functional Test Generation for Finite State Machines [A].Proc. ITC[C].2006:160-168.

[7]陳松.電子設(shè)計(jì)自動(dòng)化[M].南京:東南大學(xué)出版社,2005.

[8]朱勇.Protel DXP范例入門與提高[M].北京:清華大學(xué)出版社,2004.

[9]Rudnick E M,Patel J H.Methods for Reducing Events Insequential Circuit Fault Simulation[A].Pro.Conf.on CAD[C].2005:546-549.

[10]華榮茂.電路與模擬電子技術(shù)基礎(chǔ)[M].北京:中國電力出版社,2007.