基于FPGA的語(yǔ)音端點(diǎn)檢測(cè)*

宋海吒，唐立軍，謝新輝，周小果

（長(zhǎng)沙理工大學(xué)，湖南 長(zhǎng)沙410114）

語(yǔ)音端點(diǎn)檢測(cè)就是從背景噪聲中找到語(yǔ)音的起點(diǎn)和終點(diǎn)，其目標(biāo)是要在一段輸入信號(hào)中將語(yǔ)音信號(hào)同其他信號(hào)（如背景噪聲）分離并且準(zhǔn)確地判斷出語(yǔ)音的端點(diǎn)。研究表明，即使在安靜的環(huán)境中，一半以上的語(yǔ)音識(shí)別系統(tǒng)識(shí)別錯(cuò)誤來(lái)自端點(diǎn)檢測(cè)。因此，端點(diǎn)檢測(cè)的重要性不容忽視，尤其在噪聲環(huán)境下語(yǔ)音的端點(diǎn)檢測(cè)，它的準(zhǔn)確性很大程度上直接影響著后續(xù)的工作能否有效進(jìn)行[1]。

當(dāng)前語(yǔ)音識(shí)別系統(tǒng)大多以ARM、DSP為設(shè)計(jì)核心，其設(shè)計(jì)費(fèi)用高、缺乏靈活性、開發(fā)周期長(zhǎng)，而且很難滿足高速的系統(tǒng)要求。在對(duì)語(yǔ)音端點(diǎn)檢測(cè)算法的研究中，提出了諸如基于能量、過(guò)零率、LPC預(yù)測(cè)殘差等多種算法[2]，但這些方法大部分都是基于計(jì)算機(jī)軟件的，不適合進(jìn)行硬件開發(fā)[3]。

FPGA具有功耗低、體積小、速度快等優(yōu)點(diǎn)，可以滿足語(yǔ)音識(shí)別系統(tǒng)的實(shí)時(shí)性要求。本文嘗試用FPGA實(shí)現(xiàn)語(yǔ)音端點(diǎn)檢測(cè)，對(duì)常用的Lawrence Rabiner端點(diǎn)檢測(cè)法進(jìn)行改進(jìn)，用純硬件的方法實(shí)現(xiàn)語(yǔ)音端點(diǎn)檢測(cè)，并以“長(zhǎng)沙”等詞和短語(yǔ)為例，驗(yàn)證其準(zhǔn)確性和可行性。

1 FPGA實(shí)現(xiàn)語(yǔ)音端點(diǎn)檢測(cè)基本原理

主要由四個(gè)部分完成：預(yù)加重、分幀、加窗和端點(diǎn)判斷，F(xiàn)PGA實(shí)現(xiàn)方法同樣要經(jīng)過(guò)這四個(gè)步驟。

1.1 預(yù)加重

語(yǔ)音信號(hào)的平均功率譜由于受聲門激勵(lì)和口鼻輻射的影響，高頻端大約在 800 Hz以上按 6 dB/Oct（倍頻程）衰減，這樣語(yǔ)音信號(hào)的頻譜中，頻率越高相應(yīng)的成分越少，因而要得到高頻部分的頻率比低頻部分更困難。所以，對(duì)語(yǔ)音信號(hào)進(jìn)行分析之前，要對(duì)語(yǔ)音信號(hào)加以提升，使語(yǔ)音信號(hào)的短時(shí)頻譜變得更為平坦，從而便于進(jìn)行頻譜分析和聲道參數(shù)分析。提升的方法有模擬電路法和數(shù)字電路法，本設(shè)計(jì)主要采用數(shù)字電路法。一般的數(shù)字電路法用一階的數(shù)字濾波器來(lái)實(shí)現(xiàn)：

式（1)中，sn′是預(yù)加重后的序列，sn是原始語(yǔ)音序列，a 是預(yù)加重系數(shù)(通常取值0.97)。

預(yù)加重的FPGA實(shí)現(xiàn)。為便于用FPGA實(shí)現(xiàn)預(yù)加重，需要將式（1)中小數(shù)的乘法運(yùn)算變?yōu)榧訙p法運(yùn)算。因?yàn)?1/32（0.968）約等于 0.97，可以用 31/32來(lái)近似代替式（1)中的 a[4]。 則式(1)可化為：

式(2)只有移位和加減運(yùn)算，即用簡(jiǎn)單的移位來(lái)取代復(fù)雜的小數(shù)乘法運(yùn)算，從而可以方便地用FPGA實(shí)現(xiàn)。

1.2 分幀加窗

分幀處理即將預(yù)加重后的語(yǔ)音信號(hào)分成多段進(jìn)行分析，即從原始語(yǔ)音序列中分解出一個(gè)新的依賴于時(shí)間的序列，便于描述語(yǔ)音信號(hào)特征。語(yǔ)音信號(hào)具有時(shí)變特性，但在相當(dāng)短的時(shí)間范圍內(nèi)，其特性基本保持不變，從而可以進(jìn)行分段分析。假設(shè)語(yǔ)音信號(hào)在10 ms～30 ms內(nèi)平穩(wěn)，就可以以此時(shí)間段為單位將語(yǔ)音信號(hào)分ms段進(jìn)行分析，其中每一段稱為一“幀”，每一幀的長(zhǎng)度叫幀長(zhǎng)。為了使幀與幀之間保持連續(xù)平滑過(guò)渡，分幀一般采用交疊分段的方法，前一幀和后一幀的交疊部分稱為幀移。幀移與幀長(zhǎng)的比值一般取為0～1/2。為便于語(yǔ)音識(shí)別系統(tǒng)中特征的提取，取2n為幀長(zhǎng)。本文語(yǔ)音信號(hào)的采樣頻率為 16 kHz，取幀長(zhǎng)為 256（16 ms），幀移為 128。

分幀的FPGA實(shí)現(xiàn)。其關(guān)鍵就是解決幀移的疊加問(wèn)題?？梢杂脙蓚€(gè) FIFO（F1和F2）來(lái)實(shí)現(xiàn)，具體過(guò)程為：先向F1寫入128個(gè)數(shù)；讀取F1中的數(shù)得到這幀前128個(gè)數(shù)，同時(shí)將F1中的數(shù)寫入F2中；F1的數(shù)讀完時(shí)F2也已寫完，此時(shí)再讀取F2中的數(shù)得到這幀的后128個(gè)數(shù)（這時(shí)就得到了一幀的語(yǔ)音信號(hào)），在讀取F2中數(shù)據(jù)的同時(shí)向F1寫入下一幀的數(shù)據(jù)，這樣一直循環(huán)就完成了語(yǔ)音的分幀。

分幀后幀之間重新拼接處語(yǔ)音信號(hào)的頻譜特性和原來(lái)相比會(huì)有差異。為了使語(yǔ)音信號(hào)在幀之間重新拼接處的頻譜特性與原來(lái)更加接近，就要進(jìn)行加窗處理。在語(yǔ)音信號(hào)處理中常用的窗函數(shù)是矩形窗和漢明窗[5]。它們的表達(dá)式如下（其中N為幀長(zhǎng)）：矩形窗：

漢明窗：

矩形窗的主瓣寬度較小，因而具有較高的頻率分辨率；但它的旁瓣峰值較大，因此其頻譜泄露比較嚴(yán)重。相比較而言，雖然漢明窗主瓣寬度較矩形窗大一倍，但是它的旁瓣衰減較大，因而具有更平滑的低通特性，能夠在較高程度上反映短時(shí)語(yǔ)音信號(hào)的頻譜特性，所以本文采用漢明窗。

加窗的FPGA實(shí)現(xiàn)。加窗就是用分幀后的數(shù)據(jù)乘以窗函數(shù)。在FPGA的實(shí)現(xiàn)上加漢明窗的過(guò)程難點(diǎn)是小數(shù)余弦乘法運(yùn)算，如果用算法來(lái)實(shí)現(xiàn)運(yùn)算會(huì)比較慢。這里考慮到N比較小，可以采用查表法實(shí)現(xiàn)加窗處理。查表法就是將窗函數(shù)的各個(gè)值存在ROM里面，依次查找。這里用DSP Builder工具生成窗函數(shù)的各個(gè)值，因?yàn)锳ltera公司開發(fā)的DSP Builder工具有很強(qiáng)的數(shù)字信號(hào)處理功能，能很好地完成窗函數(shù)的運(yùn)算。具體操作步驟為：在Matlab中打開simulink工具并打開Altera DSP Builder Blockset工具箱，然后新建“.mdl”文件，在工具箱中找到相應(yīng)的模塊并連接。 在“hamming_table”模塊的“Matlab Array”中輸入“0.54-0.56*cos（[0:2*pi/255:2*pi]）”。然后編譯、綜合，系統(tǒng)就會(huì)自動(dòng)生成查表法要用到的“.hex”文件。

1.3 端點(diǎn)判斷

端點(diǎn)判斷是整個(gè)端點(diǎn)檢測(cè)中最重要的部分，也是計(jì)算量最大的部分。所以算法的選擇非常重要，本文用算法是根據(jù)Lawrence Rabiner端點(diǎn)檢測(cè)法改進(jìn)而來(lái)的。先介紹下Lawrence Rabiner端點(diǎn)檢測(cè)法，這種方法以過(guò)零率ZRC和能量E為特征來(lái)檢測(cè)起止點(diǎn)，具體方法為：

該算法是以基于能量的起止點(diǎn)算法。根據(jù)發(fā)音剛開始前已知為“靜”態(tài)的的連續(xù)10幀內(nèi)的數(shù)據(jù)，計(jì)算能量閾值T1（低能量閾值）及T2（高能量閾值）。開始計(jì)算前10幀每幀的能量，設(shè)其最大值稱之為MX，最小值為MN，過(guò)零率閾值為ZCT，則有：

其中，F(xiàn)為固定值，一般為25，ZC和 c分別為最初 10幀過(guò)零率的均值和標(biāo)準(zhǔn)差。先根據(jù)T1、T2算得初始起點(diǎn)BN（起點(diǎn)幀號(hào)）。方法為：從第11幀開始，逐次比較每幀的平均幅度，BN為能量超過(guò)T1的第一幀的幀號(hào)。但若后續(xù)幀的能量在尚未超過(guò)T2之前又降到T1之下，則原BN不作為初始起點(diǎn)，改記下一個(gè)能量超過(guò)了T1的幀的幀號(hào)為BN，依此類推，在找到第一個(gè)能量超過(guò)T2的幀時(shí)停止比較。當(dāng)BN確定后，從BN幀向(BN-25)幀搜索，依次比較各幀的過(guò)零率，若有3幀以上的ZCR>ZCT，則將起點(diǎn)BN定為滿足ZCR>ZCT的最前幀的幀號(hào)，否則即以BN為起點(diǎn)。這種起點(diǎn)檢測(cè)法也稱雙門限前端檢測(cè)算法。語(yǔ)音結(jié)束點(diǎn)EN（結(jié)束點(diǎn)幀號(hào)）的檢測(cè)方法與檢測(cè)起點(diǎn)相同，從后向前搜索，找第一個(gè)能量低于T1且其前向幀的能量在超出T2前沒(méi)有下降到T1以下的幀的幀號(hào)，記為 EN，隨后根據(jù)過(guò)零率向(EN=25)幀搜索，若有 3幀以上的 ZCR≥ZCT，則將結(jié)束點(diǎn)EN定為滿足ZCR≥ZCT的最后幀的幀號(hào)，否則即以EN作為結(jié)束點(diǎn)。

這種算法硬件實(shí)現(xiàn)起來(lái)比較復(fù)雜，而且速度慢，所以要對(duì)算法進(jìn)行改進(jìn)。改進(jìn)后的算法為：超過(guò)高門限可以用于確定語(yǔ)音的開始，低門限用于確定語(yǔ)音的終點(diǎn)。超過(guò)高門限未必就是語(yǔ)音的開始，有時(shí)候噪聲的能量也可能相當(dāng)大從而超過(guò)高門限，但是噪聲一般持續(xù)時(shí)間比較短，可以用超過(guò)高門限持續(xù)時(shí)間來(lái)決定是噪聲還是語(yǔ)音開始。當(dāng)高門限已經(jīng)確定語(yǔ)音開始后，再利用低門限來(lái)確定語(yǔ)音的結(jié)束點(diǎn)。低于低門限未必就是語(yǔ)音的結(jié)束，有時(shí)候語(yǔ)音信號(hào)的能量也可能低于低門限，但是語(yǔ)音信號(hào)低于低門限的時(shí)間不可能很長(zhǎng)，可以用低過(guò)低門限的時(shí)間來(lái)判斷語(yǔ)音的結(jié)束點(diǎn)。這樣起止點(diǎn)的檢查，就減少了過(guò)零率的判斷和前10幀過(guò)零率均值和標(biāo)準(zhǔn)差的計(jì)算。所以這個(gè)算法門限值的選擇對(duì)語(yǔ)音端點(diǎn)檢測(cè)的影響比較大，本設(shè)計(jì)的門限值是根據(jù)Lawrence Rabiner端點(diǎn)檢測(cè)法并通過(guò)大量實(shí)驗(yàn)得來(lái)，計(jì)算式如式(10)和式(11)。其中，AE為前14幀的平均能量、T1是低門限、T2是高門限。

在FPGA設(shè)計(jì)中，狀態(tài)機(jī)的設(shè)計(jì)方法是最廣泛的設(shè)計(jì)方法之一，F(xiàn)SM（有限狀態(tài)機(jī)）及其設(shè)計(jì)技術(shù)是實(shí)用數(shù)字系統(tǒng)設(shè)計(jì)的重要組成部分，是高效率、高可靠邏輯控制的重要途徑。而改進(jìn)后的算法可以把整個(gè)端點(diǎn)判斷過(guò)程分為三個(gè)狀態(tài)，可以利用狀態(tài)機(jī)來(lái)完成FPGA的設(shè)計(jì)。狀態(tài)轉(zhuǎn)換圖如圖 1所示。S0、S1、S2是三個(gè)狀態(tài)；E為幀能量；T1、T2分別是低門限和高門限；C1是在狀態(tài)S1中 T2>E≥T1的幀數(shù)；C2是在狀態(tài) S1中T2≤E的幀數(shù)；C3是在狀態(tài)S2中T1>E的幀數(shù)。

具體判斷過(guò)程為：(1)在 S0狀態(tài)下，E

2 實(shí)驗(yàn)結(jié)果

實(shí)驗(yàn)時(shí)的聲音樣本采用電腦聲卡采集(16 kHz,8 bit)的“wav“文件,并對(duì)常用的詞語(yǔ)進(jìn)行實(shí)驗(yàn)。圖2是詞“長(zhǎng)沙”在Matlab上的端點(diǎn)檢測(cè)仿真結(jié)果圖，其中橫坐標(biāo)代表幀號(hào)、縱坐標(biāo)代表幀能量。兩個(gè)字的語(yǔ)音段分別是64～82幀和95～120幀。 圖 3是詞“長(zhǎng)沙”在QuartusⅡ上仿真的結(jié)果圖，其中num代表每幀的幀號(hào)，start代表語(yǔ)音開始的幀號(hào)，end代表語(yǔ)音結(jié)束的幀號(hào)。從圖1、圖2可以看出詞“長(zhǎng)沙”的端點(diǎn)檢查仿真結(jié)果在QuartusⅡ上的和Matlab上是一致的，從圖中可以看出改進(jìn)后的端點(diǎn)檢測(cè)方法檢測(cè)效果非常好。

本文在加窗的過(guò)程中合理地運(yùn)用了DSP Builder工具，簡(jiǎn)化了硬件的設(shè)計(jì)，同時(shí)也加快了處理速度，是一種很值得借鑒的FPGA加窗方法。在端點(diǎn)判斷的算法上，用改進(jìn)的Lawrence Rabiner端點(diǎn)檢測(cè)法，對(duì)算法門限的計(jì)算和起止點(diǎn)判斷做了改進(jìn)，并用有限狀態(tài)機(jī)實(shí)現(xiàn)了FPGA的設(shè)計(jì)，實(shí)驗(yàn)證明該算法在低信噪比的情況下能準(zhǔn)確地找到語(yǔ)音信號(hào)的起止點(diǎn)。與其他一些端點(diǎn)檢測(cè)方法相比，該算法更加簡(jiǎn)單、穩(wěn)定，所需的存儲(chǔ)空間小，是一種理想的硬件端點(diǎn)檢查方法，對(duì)語(yǔ)音識(shí)別系統(tǒng)的開發(fā)和設(shè)計(jì)有一定的參考價(jià)值。

[1]吳亮春，潘世永.一種語(yǔ)音信號(hào)端點(diǎn)檢測(cè)方法的研究[J].計(jì)算機(jī)與信息技術(shù)，2009，12(3)：14-18.

[2]楊行峻，遲惠生.語(yǔ)音信號(hào)數(shù)字處理[M].北京：電子工業(yè)出版社，1995.

[3]何方，朱杰，郁樺，等.一種語(yǔ)音信號(hào)端點(diǎn)檢測(cè)方法及其在 DSP 上的實(shí)現(xiàn)[J].微型電腦應(yīng)用，2002，18(5)：48-50.

[4]HAN Wei,CHAN Cheong Fat，CHOY Chiu Sing.An efficient MFCC extraction method in speech recognition[J].IEEE International Symposium on，2006：145-148.

[5]張雄偉，陳亮，楊吉斌.現(xiàn)代語(yǔ)音信號(hào)處理技術(shù)及應(yīng)用[M].北京：機(jī)械工業(yè)出版社，2003.