一款新穎的帶隙基準(zhǔn)電壓源設(shè)計

賀 煒

(西安郵電學(xué)院電子工程學(xué)院，陜西西安 710121)

電壓基準(zhǔn)是芯片設(shè)計中一個至關(guān)重要的組成單元，它直接影響著整個電子產(chǎn)品的性能。高精度是當(dāng)今集成電路發(fā)展的特點之一，隨著集成電路以摩爾定律的發(fā)展，人們對電路指標(biāo)的要求也日趨提高。因此，高精度、高性能的基準(zhǔn)源對于集成電路芯片是必不可少的。本文設(shè)計了一款高性能的基準(zhǔn)電路，具有較小的溫度系數(shù)，同時在 2.3～6.5 V的電源電壓范圍內(nèi)具有較低的功耗和較高的電源電壓抑制特性，適用于各類對精度要求較高且功耗低的集成電路芯片。

1 基準(zhǔn)工作的基本原理

圖1為典型的與溫度無關(guān)的帶隙基準(zhǔn)電路架構(gòu)圖[3]。它的原理就是利用三極管基極—發(fā)射極電壓ΔVBE的負(fù)溫度系數(shù)和兩個三極管基極—發(fā)射極電壓差值 ΔVBE的正溫度系數(shù)相抵消來產(chǎn)生零溫度系數(shù)的基準(zhǔn)電壓。如圖 1所示，圖中 MP1、MP2為 LDMOS管[1]，VDD的大部分壓降均落在 MP1、MP2上，因此該電路可以承受較高的電源電壓。若忽略三極管的基極電流，則有

圖1 傳統(tǒng)高電源電壓基準(zhǔn)

由式(1)～式(6)式可以得到

其中，N=IS1/IS2為 QN1和 QN2的發(fā)射極面積之比。VBE2的溫度系數(shù)[2]為 -1.5 mV/℃，VT的溫度系數(shù)為+0.086mV/℃，所以選擇適當(dāng)?shù)?N值和 R2/R1的比值，就可以得到零溫度系數(shù)的輸出電壓。另外，調(diào)節(jié)R4和 R5的比值，可以得到期望的基準(zhǔn)電壓，且不會改變已調(diào)整好的零溫度系數(shù)特性。

2 新穎的帶隙基準(zhǔn)電路

如圖 2即為所提出的基準(zhǔn)電壓電路。該電路由偏置、運算放大器、基準(zhǔn)核心和基準(zhǔn)啟動 4個部分構(gòu)成。核心電路的原理如前文所述，下面對運放、啟動作具體闡述。

圖2 帶隙基準(zhǔn)電路具體線路圖

該電路的運放如圖 2所示，運放的主要作用是保證 ΔVBE的精準(zhǔn)性。然而運放的失調(diào)是一個主要的誤差源。假設(shè)輸入端的失調(diào)電壓為VOS，經(jīng)過計算可以得到

這里的關(guān)鍵問題是失調(diào)電壓被放大了(1+R2/R3)倍，在 VREF中引入了誤差。更重要的是 VOS本身隨溫度變化，更增大了輸出電壓的溫度系數(shù)。因此要盡量減少失調(diào)電壓。而引起失調(diào)的因素有很多，如電阻間的不匹配，晶體管的不匹配，運放輸入級晶體管閾值電壓的不匹配，以及運放的有限增益等。這里主要通過提高運放的增益和精確的版圖設(shè)計來改進(jìn)。如圖 2所示，基準(zhǔn)中采用了多級差分結(jié)構(gòu)的運放來提高其增益，增大負(fù)反饋的深度，減小失調(diào)。然而，運放級數(shù)的增多會增加電路的功耗，因此設(shè)計運放的偏置電流為與電源無關(guān)的較小量，使其工作在飽和區(qū)邊緣，這也使得電路具有較寬的電源電壓范圍。

PSR是表征電源抑制能力的交流小信號參數(shù)，它的定義為輸入電壓的變化與輸出基準(zhǔn)電壓的變化之比。在低頻情況下，基準(zhǔn)的 PSR和運放的增益呈成正比，因此運放的環(huán)路增益越大，輸出 VREF對電源VDD變化的抑制性就越強(qiáng)[1]。

而該電路的啟動部分由 M25，M26，M27，M28，M29和 M30組成，Vb由偏置部分產(chǎn)生，EN為使能信號，正常工作時為低電平。當(dāng) EN為低時，且 Vb達(dá)到一定電平時，M30導(dǎo)通，M30，M27支路產(chǎn)生電流，使 M26和 M27的柵電位升高，M26便將 M29的柵電位拉低，M28，M29支路產(chǎn)生電流，使基準(zhǔn)部分開始工作。設(shè)計 M25的寬長比遠(yuǎn)大于 M26的寬長比，使得基準(zhǔn)正常工作后 M28的柵電位為高，關(guān)斷 M28，M29支路，啟動部分與基準(zhǔn)脫離。

3 仿真結(jié)果

對設(shè)計的帶隙基準(zhǔn)電路進(jìn)行了性能指標(biāo)的仿真。使用 HSPICE工具，基于Hynix 0.5μm CMOS工藝，仿真條件為 25℃下全典型模型。從圖 6中基準(zhǔn)的直流特性可見，電源電壓在 1.5～6 V之間變化時，基準(zhǔn)輸出仍保持良好的穩(wěn)定性；圖 7為基準(zhǔn)的溫度特性曲線，當(dāng)溫度從 -40～100℃變化時，基準(zhǔn)電壓的變化僅為 2.2 mV，溫度系數(shù)為 13.7×10-6/℃，顯示了低溫漂的特性；圖 8是基準(zhǔn)環(huán)路穩(wěn)定性的仿真曲線，基準(zhǔn)的環(huán)路增益為 110 dB，相位裕度為 67°；圖 9是基準(zhǔn)的電源抑制特性的仿真波形，低頻時 PSR為-117 dB。仿真結(jié)果都滿足性能指標(biāo)。

4 結(jié)束語

本文設(shè)計了一種采用 CMOS工藝的高精度低功耗帶隙基準(zhǔn)電路，電源電壓的工作范圍為 2.3～6.5 V。當(dāng)溫度從 -40～100℃變化時，基準(zhǔn)電壓的溫度系數(shù)為 13.2×10-6/℃，低頻時的電源抑制能力為-117 dB。電源電壓為 3.3 V時的工作電流僅為3μA。仿真結(jié)果顯示該電路具有良好的特性。

[1]方邵華，何杞鑫，姚云龍.一種適用于高壓集成電路的新型 LDMOS器件[J].微電子學(xué)，2003，33(2):105-108.

[2]Razavi B.模擬CMOS集成電路設(shè)計[M].陳貴燦，譯.西安:西安交通大學(xué)出版社，2005.

[3]Brokaw A P.A Simple Three-Term inal ICBandgap Reference[J].IEEE J.Solid-State Circuits，1974， 9(6):388-393.

[4]Jacob Baker R，Harry W Li，David EBoyce.CMOS電路設(shè)計?布局與仿真[M].陳中建，譯.北京:機(jī)械工業(yè)出版社，2006.

[5]張家川，劉伯安.新型低電壓能隙基準(zhǔn)電壓源[J].半導(dǎo)體技術(shù)，2006，31(8):591-593.

[6]Khong Meng Tham，Krishnaswamy Nagaraj.A Low Supply Voltage High PSRR Voltage Reference in CMOS Process[J].IEEE Journal of Solid-state Circuits， 1995， 30(5):586-590.

[7]Peng Xiaohong，Sansen Willy.Transconductance with Capacitances Feedback Compensation for Mu ltistage Amplifiers[J].IEEE Journal of Solid-state Circuits， 2005， 40(7):1514-1520.