0.8 μm多晶柵等離子刻蝕研究

王春棟，李幸和，顧愛軍，趙金茹，劉國柱

（無錫中微晶園電子有限公司，江蘇 無錫 214035）

1 引言

隨著CMOS集成電路的發(fā)展，特征尺寸已從微米級發(fā)展到現(xiàn)在的90nm，而決定特征尺寸的是多晶柵，所以在半導(dǎo)體器件的制造中，多晶柵刻蝕是最關(guān)鍵工序之一。在當今流行的MOS器件中，作為介電材料的多晶柵是由LPCVD摻雜生長的。但多晶硅是較難刻蝕的結(jié)構(gòu)，它必須對下層的柵氧化層有高的選擇比并有非常好的均勻性，同時多晶柵的側(cè)面傾斜角度必須控制在合理范圍內(nèi)。首先過刻蝕會導(dǎo)致柵氧化層擊穿，需要刻蝕的高度各向異性；其次多晶硅柵的寬度決定著器件有效溝道的長度，所以要將傾斜的角度嚴格控制在合理的范圍內(nèi)。本文主要采用DOE正交實驗來研究多晶柵刻蝕的最優(yōu)化條件，研究多晶柵刻蝕中各種因素對刻蝕效果的影響。

2 實驗

本文采用Precision 5000設(shè)備刻蝕多晶，主刻蝕步驟（ME）采用終點檢測系統(tǒng)來控制，當SiO2剛好露出來，多晶便停止刻蝕。理想情況下，要腐蝕的薄膜厚度和腐蝕速率均是完全均勻的，并不需要過刻蝕步驟（OE），所以相對于襯底的選擇比也就不用考慮了。實際工藝中這種理想狀態(tài)是不存在的，由于電路中的暴露面積不一樣很容易出現(xiàn)負載效應(yīng)，過腐蝕步驟總是需要的，所以刻蝕過程中多晶相對于SiO2的選擇比必須足夠大，以避免底層的氧化物被完全刻蝕，避免Si襯底受到刻蝕。

實驗片為干凈的光硅片，首先氧化生長17.5nm SiO2，然后用LPCVD設(shè)備生長350nm多晶，再對多晶進行摻雜，控制方塊電阻為23Ω·□-1±3Ω·□-1，最后再對多晶進行光刻、曝光、顯影形成電路圖形。

刻蝕過程分四步：第一步（STB），穩(wěn)定，時間10s，壓力為13.33Pa，氣體CF4為25scc，磁場為0Gass；第二步（BT），擊穿，時間60s，壓力為13.33Pa，氣體CF4為25scc，磁場為0Gass，功率為300W；第三步（ME），主刻蝕，刻蝕時間需要終點系統(tǒng)自動找終點，磁場為30Gass，壓力、HBr 流量、Cl2流量、功率為采用DOE實驗進行設(shè)計（見表1）；第四步（OE），過刻蝕，時間25s，壓力為13.33Pa，氣體HBr為 30scc，Cl2為 20scc，He+O2為 10scc，功率為150W，由于刻蝕過程主要在主刻蝕完成，所以本文主要考察主刻蝕中功率、壓力、HBr流量、Cl2流量對多晶刻蝕效果的影響，本文運用Mintab軟件進行實驗設(shè)計，這里采用4因子2水平的正交實驗。

3 結(jié)果與討論

實驗主要考察等離子體刻蝕中的功率、壓力、HBr流量、Cl2流量對多晶條刻蝕效果的影響。本文中主要考察多晶條傾斜角度（需要同時考慮孤立條跟密集條，如圖1）及刻蝕后的表面形貌，是否“打毛”（即是否把柵氧層完全刻蝕掉）。圖2中展示的是DOE實驗采用Precision 5000等離子刻蝕后的剖面角度，從圖2中我們可以明顯地看到當DOE實驗中的各參數(shù)組合不一樣時，剖面傾斜角度劇烈的變化，從70.2°變化到92.2°。但是CMOS器件中多晶條的側(cè)壁傾斜角度既不能太大也不能太小，傾斜角度太小時多晶條的實際寬度將比設(shè)計值偏大，即有效溝道長度變寬，IDS比理論值偏小。側(cè)壁傾斜角度太大（角度超過90°），即負角效應(yīng)，此時與柵氧化接觸的多晶柵長度將比理論值小，即有效溝道長度變短，導(dǎo)致IDS比實際設(shè)計值大。如果負角比較大，淺注入的離子擴散之后可能沒法達到多晶柵的邊緣，就將導(dǎo)致溝道電流IDS顯著變小，甚至電流無法導(dǎo)通，導(dǎo)致器件完全失效。圖2中同時給出了芯片中間孤立多晶條兩側(cè)的側(cè)壁傾斜角度，可以發(fā)現(xiàn)左右兩邊側(cè)壁并沒有理想的那樣對稱，還是存在一定的偏差。為了更方便比較實驗數(shù)據(jù)，圖3中展示了DOE實驗中間跟邊緣孤立多晶條及密集多晶條左側(cè)傾斜角度，從圖3中可以看出同樣條件下密集條的傾斜角度要比孤立條的傾斜角度大些，這與刻蝕的負載效應(yīng)有關(guān)。

圖4為DOE正交實驗多晶刻蝕速率圖，圖中可以明顯看到由于等離子刻蝕過程中功率、壓力、HBr流量、Cl2流量的不同，刻蝕速率變化劇烈。從3.888nm/s（功率200W，壓力19.99Pa，HBr流量20Sccm，Cl2流量40Sccm）變化到8.75nm/s（功率400W，壓力19.99Pa，HBr流量40Sccm，Cl2流量40Sccm）。刻蝕速率變化幅度將近兩倍多。

圖5為DOE正交實驗各因子效應(yīng)的pareto圖，Pareto圖中列出了軟件擬合的各因子及因子的交叉作用對刻蝕效果的影響。在采用Mintab軟件分析時，本文中Alpha采用0.4。從圖中可以明顯看到只有B因子超過臨界線（即圖中的虛線），此即表明等離子刻蝕中壓力對多晶條刻蝕效果影響最大。

圖6為DOE實驗四個因子對多晶條傾斜角度影響的主效應(yīng)圖，其中縱坐標為輸出力矩，橫坐標為所設(shè)計實驗的各因子水平，主效應(yīng)圖中的傾斜度越大則表明符合水準的效果越大，即對刻蝕效果的影響最大。從圖中可以明顯看出，當壓力從6.665Pa上升到19.99Pa時多晶條的Angle值從81°迅速增加到89.5°，而RF、Cl2流量、HBr流量變化時曲線的斜率相對較平緩些，其中HBr流量的變化最為平緩，這也從另外一個方面說明四個因子中壓力對多晶條的Angle影響最大，而HBr對多晶條Angle的影響最小。

圖7為DOE正交實驗各因子的影響效果正態(tài)分布圖，圖中的點可認為信號因子，從圖中可以看出B因子刻蝕時（壓力）對多晶體的傾斜角度的影響最顯著，對其效果的影響達到90%以上，而其他因子對傾斜角度的影響均不明顯（在分界線以下）。

圖8為DOE正交實驗多晶刻蝕Mintab軟件分析給出的最優(yōu)條件篩選圖，其多晶條剖面傾斜角度最優(yōu)條件為：功率396W，壓力9.464Pa，HBr流量20Sccm，Cl2流量40Sccm。這里的最優(yōu)條件主要以多晶條Angle=84°作為目標值。以圖8 Mintab軟件給出的最優(yōu)條件作為實驗條件。獲得實驗結(jié)果為：最優(yōu)化條件下的多晶刻蝕速率為437.6nm；中間孤立多晶條側(cè)壁傾斜角度為84.8°。

圖9展示了采用Mintab 軟件獲得的DOE實驗最優(yōu)化條件做出的結(jié)果。圖9（a）、（c）為根據(jù)最優(yōu)化條件等離子刻蝕后的多晶條的表面及剖面SEM形貌圖。為了與隨機的條件進行比較，我們也給出了DOE第六組實驗（功率400W，壓力6665Pa，HBr流量40Sccm，Cl2流量20Sccm）中多晶條剖面及表面SEM圖。從圖9（a）中我們可以明顯看出采用最優(yōu)化條件獲得的多晶條表面形貌規(guī)則，并且多晶條下面的柵氧層正常，而采用DOE第六組實驗參數(shù)刻蝕之后，表面有明顯的打毛現(xiàn)象，如圖9（b）。這說明多晶條下面的柵氧層已經(jīng)被刻蝕掉，并且硅襯底也有一定程度的刻蝕，這將嚴重影響器件的性能。圖9（c）給出了最優(yōu)化條件下的剖面SEM圖，測試結(jié)果為多晶條的傾斜角度為84.8°，而圖9（d）給出的多晶條的角度只有70°，這將導(dǎo)致有效溝道長度明顯比理論值大，同時從圖9（d）中可以看到一些表面小坑，這也驗證了圖9（b）中的打毛現(xiàn)象。

4 結(jié)論

本文基于Mintab軟件運用DOE實驗研究了等離子體刻蝕的不同條件對多晶柵刻蝕效果的影響。通過實驗比較及Mintab軟件分析發(fā)現(xiàn)等離子刻蝕中壓力對多晶條的刻蝕影響最大，其次按順序分別是功率、Cl2流量、HBr。同時運用Mintab軟件對實驗數(shù)據(jù)分析還獲得了多晶條等離子刻蝕的最優(yōu)化條件，運用該優(yōu)化條件刻蝕的多晶條傾斜角度、表面形貌均能達到CMOS制造的要求。本文對半導(dǎo)體器件中多晶刻蝕工藝開發(fā)具有一定的參考價值。

［1］Wang Chundong, Teng Baohua, Zhang Xianjun, et al.Phase transition properties of ferroelectric thin film with one distinct inserting-layer [J].Mod Phys.Lett.B, 2008, 22（31）:3 099-3 111.

［2］Anderson B L, Anderson R L.Fundamentals of Semiconductor Devices [M].New York : MC Graw-Hill, 2005.

［3］Tsividis Y.Operation and Modeling of the MOS Transistor[M].New York: MC Graw-Hill, 1999.

［4］崔錚.微納米加工技術(shù)及其應(yīng)用[M].北京：高等教育出版社，2005.