FPGA實(shí)現(xiàn)IRIG-B（DC）碼編碼和解碼的設(shè)計(jì)

吳煒，周燁，黃子強(qiáng)

（電子科技大學(xué)四川成都610054）

IRIG[1]（Inter Range Instrumentation Group）起源于軍隊(duì)靶場的時(shí)間同步，靶場中的時(shí)間系統(tǒng)為衛(wèi)星或航天器發(fā)射、常規(guī)武器試驗(yàn)、測控系統(tǒng)提供標(biāo)準(zhǔn)時(shí)間。IRIG-B時(shí)間碼（簡稱B碼）就是由IRIG所屬的TCG（Telecommunication Group）制訂的一種串行時(shí)間碼，被廣泛應(yīng)用于時(shí)間信息傳輸系統(tǒng)中。在實(shí)際的應(yīng)用中，根據(jù)距離B碼發(fā)生器的遠(yuǎn)近及不同時(shí)間精度的要求，B碼在實(shí)際傳輸中采用了兩種碼型AC碼（交流碼）和DC碼（直流碼）。當(dāng)傳輸距離比較遠(yuǎn)時(shí)采用AC碼，當(dāng)傳輸距離近時(shí)則采用DC碼。在本文中只涉及DC碼。

FPGA為時(shí)碼技術(shù)[2]、時(shí)統(tǒng)設(shè)備的研制與開發(fā)注入了新的生機(jī)，為整個(gè)系統(tǒng)內(nèi)的從設(shè)備分配相干的工作時(shí)鐘，從而確保從設(shè)備具有同源相干的時(shí)鐘基準(zhǔn)。系統(tǒng)時(shí)鐘送出時(shí)間信號，F(xiàn)PGA對接收到的時(shí)間信號進(jìn)行編制，并且生成與GPS輸出信號1 pps精確同步的B碼信號。而解碼系統(tǒng)是FPGA對B碼格式信號進(jìn)行解調(diào)，產(chǎn)生出所需的絕對時(shí)間和各種控制信號，提供給測量設(shè)備。對時(shí)統(tǒng)設(shè)備進(jìn)行高度集成，實(shí)現(xiàn)時(shí)統(tǒng)設(shè)備大規(guī)模、高速度、低成本、低開發(fā)費(fèi)用、設(shè)計(jì)周期短、電路簡單、易于調(diào)試和可靠性高的目標(biāo)，是時(shí)統(tǒng)設(shè)備發(fā)展的必然趨勢。

1 IRIG-B碼格式與原理

IRIG-B碼的時(shí)幀周期是1 s，包含100個(gè)碼元，每個(gè)碼元周期為10 ms，即B碼的碼元速率為100 pps。B碼有3種碼元，位置識別標(biāo)志P，二進(jìn)制“1”和“0”，脈寬分別為8 ms、5 ms和2 ms。位置識別標(biāo)志P0的前沿在幀參考點(diǎn)前一個(gè)索引計(jì)數(shù)間隔處，以后每10個(gè)碼元有一個(gè)位置識別標(biāo)志，分別為P1、P2、……、P9、P0，PR為幀參考點(diǎn)。脈沖信號如圖1所示。

圖1 IRIG-B碼元圖Fig.1 Picture of IRIG-B code element

一個(gè)時(shí)間格式幀從幀參考標(biāo)志開始，由相鄰兩個(gè)幀參考標(biāo)志之間的碼元組成，每個(gè)時(shí)幀的準(zhǔn)時(shí)為該時(shí)幀參考標(biāo)志的前沿。如果連續(xù)出現(xiàn)兩個(gè)8 ms的位置識別標(biāo)志，則該時(shí)幀的開始是位于第2個(gè)8 ms的位置識別標(biāo)志前沿。

IRIG-B碼中第1個(gè)字段（PR～P1）傳送的是秒信息，第2個(gè)字段（P1～P2）傳送的是分信息，第3個(gè)字段（P2～P3）傳送的是時(shí)信息，第4、5個(gè)字段（P3～P5）傳送的是天數(shù)信息，即從1月1日開始計(jì)算的年積日，所以在第5個(gè)字段結(jié)束后時(shí)間信號已經(jīng)解析并保存在寄存器中。另外，在第8個(gè)字和第10個(gè)字中分別有3位表示上站和分站的特標(biāo)控制碼元。不僅包含豐富的時(shí)間信息，也包含必要的控制信息和監(jiān)測信息，方便后端用戶進(jìn)行使用。

FPGA對B碼的編碼和解碼時(shí)根據(jù)其格式和原理[3-5]使用計(jì)數(shù)器和狀態(tài)機(jī)來實(shí)現(xiàn)，其中會涉及到多個(gè)時(shí)鐘信號，這些時(shí)鐘信號都是由FPGA外部晶振40 MHz的時(shí)鐘分頻而來。編碼時(shí)鐘為5 MHz；解碼的時(shí)鐘有10 kHz、10 MHz，同時(shí)會輸出時(shí)間信號，即天、時(shí)、分、秒信號。

2 IRIG-B碼編碼

時(shí)間模塊由CPU進(jìn)行處理，提取系統(tǒng)的時(shí)間信號，即秒信號sec_bcd[7..0]，分信號min_bcd[7..0]，時(shí)信號hour_bcd[6..0]，天信號day_bcd[10..0]，為FPGA的輸入信號，這些輸入信號都是并行信號，并且是BCD碼。GPS模塊為編碼系統(tǒng)提供1 pps信號上升沿，即秒同步信號，也作為FPGA的輸入信號。IRIG-B碼編碼的寄存器傳輸級（RTL）視圖如圖2所示。

圖2 IRIG-B碼編碼的寄存器傳輸級（RTL）視圖Fig.2 View of encoding IRIG-B code's register transfer level

圖2中，F(xiàn)PGA對IRIG-B碼的編碼主要由兩個(gè)模塊構(gòu)成，一個(gè)為時(shí)鐘分頻模塊，另一個(gè)為數(shù)據(jù)處理模塊。系統(tǒng)的晶振時(shí)鐘為40 MHz，通過分頻，采用5 MHz的時(shí)鐘，所以此處的誤差最大為200 ns。當(dāng)GPS產(chǎn)生1個(gè)pps_in信號后，時(shí)間信號同時(shí)進(jìn)入FPGA。為了產(chǎn)生的IRIG-B碼和GPS產(chǎn)生的pps_in信號精確同步，所以IRIG-B碼的準(zhǔn)時(shí)位置應(yīng)對準(zhǔn)GPS模塊發(fā)出的1 pps信號上升沿。B碼編碼的狀態(tài)機(jī)流程圖如圖3所示。

圖3 FPGA編碼的狀態(tài)機(jī)流程圖Fig.3 Flow chart of FPGA encoder's state machine

FPGA完成這個(gè)時(shí)刻的B碼編碼后，會立即不斷地搜索下一個(gè)pps_in的上升沿，GPS模塊每秒都會觸發(fā)pps_in的上升沿，一旦發(fā)現(xiàn)pps_in上升沿，馬上進(jìn)入下一秒的編碼。這樣編程的好處是B碼大致上可以與1 pps同步，延遲少且方便測試。FPGA對IRIG-B碼秒信號的編碼仿真波形如圖4所示。

圖4 FPGA對IRIG-B碼秒信號的編碼仿真波形Fig.4 Simulation waveform of encoding second signal of IRIG-B code by FPGA

如上圖所示，第1行信號是40 MHz的晶振時(shí)鐘；第2行信號是輸入信號pps_in；第3行信號是復(fù)位信號，低電平有效；第4行信號是分頻后的時(shí)鐘信號5 MHz；第5行是輸入秒信號，此時(shí)秒信號sec_bcd[7..0]為8位二進(jìn)制數(shù)10001000；最后一行信號是B碼的編碼信號。當(dāng)pps_in上升沿到來時(shí)，F(xiàn)PGA對B碼在5 MHz時(shí)鐘的上升沿處立即產(chǎn)生高電平，首先是B碼輸出位置識別標(biāo)志Pr（高電平8 ms，低電平2 ms），接著8位二進(jìn)制的秒信號從低位至高位輸出，實(shí)現(xiàn)計(jì)數(shù)器計(jì)數(shù)編碼，放大波形可以知道，此時(shí)B碼與pps_in有100 ns的滯后，100 ns的延遲對時(shí)序同步影響很小，可以忽略不計(jì)。然后FPGA根據(jù)狀態(tài)機(jī)的狀態(tài)運(yùn)行，直到下一個(gè)pps_in上升沿來臨。

3 IRIG-B碼解碼

解碼部分的設(shè)計(jì)采用兩個(gè)時(shí)鐘來處理，晶振的時(shí)鐘為40 MHz，通過分頻，可以得到一個(gè)是10 kHz的時(shí)鐘，和一個(gè)10 MHz的時(shí)鐘。先采用10 kHz的時(shí)鐘，當(dāng)連續(xù)監(jiān)測到2個(gè)脈寬為8 ms的位置標(biāo)示信號時(shí)，啟動1個(gè)計(jì)時(shí)器，當(dāng)計(jì)時(shí)器計(jì)時(shí)到990 ms時(shí)，產(chǎn)生1個(gè)使能信號EN，這個(gè)信號是傳遞給高頻時(shí)鐘的監(jiān)測使能信號。接著計(jì)時(shí)器清零，等待下一次監(jiān)測到連續(xù)2個(gè)脈寬為8 ms的信號出現(xiàn)時(shí)，計(jì)時(shí)器重新開始計(jì)時(shí)。

如果只采用高頻時(shí)鐘的話，要監(jiān)測2個(gè)脈寬為8 ms的信號與計(jì)時(shí)將會非常浪費(fèi)邏輯資源。所以在前一部分的監(jiān)測與計(jì)時(shí)用低頻時(shí)鐘進(jìn)行；在準(zhǔn)時(shí)對應(yīng)的上升沿來臨前2 ms為高頻時(shí)鐘部分提供1個(gè)使能信號；高頻時(shí)鐘處理部分接收到此使能信號EN后再監(jiān)測B碼的PR的上升沿，當(dāng)監(jiān)測到PR為高電平后，發(fā)出1個(gè)脈沖1 pps。經(jīng)過這樣的出理，就能精確的提取出1 pps信號以及與1 pps精確同步的10 MHz脈沖信號[6-7]。1 pps對時(shí)信號的提取如圖5所示。

圖5 1pps對時(shí)信號的提取Fig.5 Extract of 1pps compared time signal

當(dāng)檢測到P5時(shí)，時(shí)間信號已經(jīng)檢測出來，這些時(shí)間信號都放在相應(yīng)的寄存器（都是BCD碼的并行信號）中，當(dāng)有使能信號EN時(shí)，此時(shí)將已經(jīng)檢測出的時(shí)間信號加1 s，并在輸出1 pps信號的同時(shí)輸出時(shí)間信號，這樣就保證了時(shí)間的準(zhǔn)確性，也是用10 MHz的時(shí)鐘同步,然后將時(shí)間信號在監(jiān)測到2個(gè)脈寬為8 ms的位置標(biāo)示信號時(shí)清零。FPGA對IRIG-B碼的解碼仿真如圖6所示。

圖6 FPGA對IRIG-B碼的解碼仿真Fig.6 Simulation of decoding IRIG-B code by FPGA

如上圖，當(dāng)?shù)?行的信號使能信號EN觸發(fā)1個(gè)上升電平時(shí)，時(shí)間信號會在此時(shí)加上1 s。原先解碼出來的時(shí)間信號秒、分、時(shí)、天信號為sec_out[7..0]、min_out[7..0]、hour_out[6..0]、day_out[10..0]，加1 s后的時(shí)間信號放在寄存器sec_final[7..0]、min_final[7..0]、hour_final[6..0]、day_final[10..0]中，已經(jīng)將它們化為十進(jìn)制數(shù)，根據(jù)B碼的格式，它們的第4位均為無效信號，即sec_out[4]、min_out[4]、hour_out[4]、day_out[4]、sec_final[4]、min_final[4]、hour_final[4]、day_final[4]都是無效信號。

當(dāng)使能信號EN有效時(shí)，即在FPGA處理時(shí)間信號加1 s的過程中，當(dāng)原先的秒信號sec_out寄存器為59 s時(shí)，加1 s后，輸出的sec_final寄存器使其秒清零，并且在分信號寄存器加一。同理適用于分、時(shí)、天信號，它們都有一個(gè)上限，分信號的上限同樣是59時(shí)信號的上限是23，而天信號的上限是365或366，需要進(jìn)行判斷后得出，一旦超過了各自信號的上限，輸出寄存器就會自動清零，同時(shí)進(jìn)位加一。

由圖6可以知道，寄存器sec_out的值為十六進(jìn)制數(shù)45，使能信號EN有效后，即加上1 s后，sec_final的值為十六進(jìn)制數(shù)46，因?yàn)槠涞?位無效，所以秒時(shí)間為26，最后解碼出來的時(shí)間是145天11時(shí)41分26秒。這些時(shí)間信號存在FPGA的寄存器中，當(dāng)1 pps輸出時(shí)，它們會隨10 MHz的時(shí)鐘頻率同步輸出到外部總線上，外部總線接受到時(shí)間信號實(shí)現(xiàn)時(shí)間同步，去校準(zhǔn)從設(shè)備的實(shí)時(shí)時(shí)間，實(shí)現(xiàn)了FPGA對IRIG-B的解碼。

4 結(jié)論

隨著通信技術(shù)和通信媒體的發(fā)展，如何解決時(shí)統(tǒng)信號在不同媒體中的傳輸，對靶場時(shí)間統(tǒng)一系統(tǒng)提出了更高的要求。

本設(shè)計(jì)中用到Cyclone的EP1C6Q240C8芯片，并且使用modelsim實(shí)現(xiàn)功能和時(shí)序仿真。實(shí)踐證明，通過FPGA完成了對IRIG-B碼的編、解碼設(shè)計(jì)，能夠?qū)崿F(xiàn)與系統(tǒng)時(shí)鐘信號的精確同步，當(dāng)GPS送入pps_in信號時(shí)，F(xiàn)PGA進(jìn)行編碼，輸出的IRIG-B碼暫時(shí)保存在FPGA的存儲器中，當(dāng)需要為外部設(shè)備提供精確的對時(shí)時(shí)鐘時(shí)，F(xiàn)PGA進(jìn)行解碼操作，輸出同步脈沖信號1pps和時(shí)間信號，從而去校準(zhǔn)從設(shè)備的實(shí)時(shí)時(shí)間，使設(shè)備具有精度高的同步的時(shí)鐘基準(zhǔn)，獲得精確且同步的控制效果，便于對從設(shè)備進(jìn)行遠(yuǎn)程管理和監(jiān)測。

[1]周國平,邢燦華.IRIG-B格式時(shí)間編碼電路的設(shè)計(jì)[J].電氣技術(shù)與自動化,2005,34（2）:88-90.

ZHOU Guo-ping,XING Can-hua.The design of IRIG-B serial time code format circuit[J].China Academic Journal Electronic Publishing House,2005,34（2）:88-90.

[2]馬建華,王欣奎.IRIG-B碼時(shí)統(tǒng)終端設(shè)計(jì)[J].北華大學(xué)學(xué)報(bào)報(bào)：自然科學(xué)版,2005,6（5）:463-465.

MA Jian-hua,WANG Xin-kui.Design of IRIG-B code time terminal system[J].Journal of Beihua University：Natural Science,2005,6（5）:463-465.

[3]史玉琴.基于EPLD的IRIG-B編/解碼器的分析與設(shè)計(jì)[J].現(xiàn)代電子技術(shù),2007（14）:79-81.

SHI Yu-qin.Analysis&design of IRIG-B encoder/decoder based on EPLD[J].Modern Electronics Technique,2007（14）:79-81.

[4]江濤,孫昕.GPS與IRIG-B在電網(wǎng)授時(shí)系統(tǒng)中的應(yīng)用[J].繼電器,2007（35）:333-335.

JIANG Tao,SUN Xin.The GPS and IRIG-B at the charged barbed wire net teach the application in the system[J].RELAY,2007（35）:333-335.

[5]CILETTI M D.Advanced digital design with the Verilog HDL[M].Publishing House of Electronics Industry,2005.

[6]范一強(qiáng),曹劍中,聶浩之,等.基于嵌入式技術(shù)的B碼信號中同步脈沖提取方法的研究[J].航空計(jì)算技術(shù),2005,35（3）:113-116.

FAN Yi-qiang,CAO Jian-zhong,NIE Hao-zhi,et al.Drawing of synchronous pulse in IRIG-B code based on embedded technology[J].Aeronautical Computer Technique,2005,35（3）:113-116.

[7]夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京:北京航空航天大學(xué)出版社，2003.