一種0.9V低電壓低本振功率CMOS有源混頻器＊

韋保林 ,戴宇杰張小興呂英杰

(1.南開(kāi)大學(xué) 微電子學(xué)研究所,天津 300457;2.桂林電子科技大學(xué) 信息與通信學(xué)院, 廣西 桂林541004)

1 引 言

隨著CMOS工藝尺寸的縮小,供電電壓也不斷降低,這給模擬和射頻電路的設(shè)計(jì)帶來(lái)了巨大的挑戰(zhàn)。在深亞微米CMOS技術(shù)下的主要問(wèn)題源于供電電壓的不斷降低,這將導(dǎo)致電路的行為變差[1,2]。不足的電壓范圍將使越來(lái)越多的傳統(tǒng)電路結(jié)構(gòu)不能滿足接收機(jī)的性能要求,甚至有些電路結(jié)構(gòu)不能正常工作,因此,低工作電壓電路結(jié)構(gòu)的研究顯得越來(lái)越重要[1～3]。

混頻器是超外差接收機(jī)中實(shí)現(xiàn)頻譜搬移的關(guān)鍵部件,其低電壓、低功耗工作對(duì)收發(fā)機(jī)的功耗有重大影響。傳統(tǒng)的Gilbert雙平衡混頻器由跨導(dǎo)級(jí)、開(kāi)關(guān)對(duì)和負(fù)載及尾電流源等四部分構(gòu)成,有3 ～4個(gè)晶體管堆疊,為保證其性能,每一晶體管的漏極與源極之間一般要求有幾百毫伏的壓降,所以在工作電壓小于1 V的深亞微米CMOS工藝下很難適用[1～3]。為適應(yīng)于低工作電壓,文獻(xiàn)[ 2]和[ 3]分別研究了不同的折疊式混頻器結(jié)構(gòu),這些混頻器在1 V左右的低電壓下都能較好地工作,但是還存在電路很難偏置、噪聲系數(shù)大、工作電流大等缺點(diǎn)[1]。在射頻模擬前端電路中,壓控振蕩器(VCO)的輸出緩沖器的功耗一般是VCO本身功耗的3 倍,所以設(shè)法去掉VCO的輸出緩沖器是降低射頻模擬前端電路功耗的一個(gè)有效辦法,而要去掉VCO的輸出緩沖器就要求混頻器工作在低本振(LO)功率狀態(tài)[4]。為實(shí)現(xiàn)上述要求,本文設(shè)計(jì)了一種低電壓、低本振功率、低功耗CMOS混頻器,并采用MOS管的襯底效應(yīng)提高其噪聲性能與線性指標(biāo)。在2.4 GHz ISM頻段進(jìn)行驗(yàn)證,證實(shí)了其有效性和可行性。

2 襯底效應(yīng)混頻器

2.1 工作原理

圖1所示為本文設(shè)計(jì)的利用襯底效應(yīng)的低工作電壓CMOS雙平衡混頻器的原理電路(沒(méi)畫(huà)出其偏置電路部分)。PMOS管M1 ～M4為開(kāi)關(guān)對(duì),電阻作為輸出負(fù)載;晶體管 M1 ～M4 的柵極(G)到襯底(B)之間分別由電容C1 ～C4連接。開(kāi)關(guān)對(duì)MOS管偏置于夾斷區(qū)附近,在本振(LO)信號(hào)的控制下, M 1(M4)和M2 (M 3)輪流導(dǎo)通將射頻(RF)信號(hào)切換到負(fù)載電阻上實(shí)現(xiàn)混頻。由于該電路只有負(fù)載電阻和MOSFET的源-漏之間消耗直流壓降,所以容易工作于低電壓情況。

圖1 利用襯底效應(yīng)的雙平衡混頻器Fig.1 Schematic Diagram of double balancedmixerutilizingbody effect

對(duì)于具有開(kāi)關(guān)切換的混頻器,其性能很大程度上依賴于開(kāi)關(guān)對(duì)的特性,開(kāi)關(guān)對(duì)越接近理想,混頻器的性能越高[5],所以此處采用襯底效應(yīng)來(lái)改善開(kāi)關(guān)對(duì)的特性,以提高混頻器的性能。PMOS管的閾值電壓可表示為

式中, Vth0是VBS=0時(shí)的閾值電壓, VBS是襯底到源端的電壓, φf(shuō)是一個(gè)物理參數(shù)(2φf(shuō)典型值為0.6 V),γ是一個(gè)工藝參數(shù)。

由式(1)可見(jiàn), PMOS管的閾值電壓的絕對(duì)值 Vthp將隨著VBS的變化而變化,所以可以通過(guò)改變襯底電壓(VB)使 Vthp變化,從而改變開(kāi)關(guān)的性能。

圖2所示分別為不采用襯底效應(yīng)(即襯底直接連接正電源VDD)和采用襯底效應(yīng)(如圖1 所示)兩種情況下PMOS管的閾值電壓隨柵極電壓(VG)變化情況。在不采用襯底效應(yīng)情況下,由于襯底電壓VB固定,所以 Vthp基本不隨著VG的變化;采用襯底效應(yīng)(即襯底通過(guò)電容連接?xùn)艠O)時(shí),由于襯底電壓VB跟隨VG變化,所以 Vthp隨著VG的增大而增大。

圖2 利用與不利用襯底效應(yīng)兩種情況下Vthp隨VG的變化曲線Fig.2 Vthp versus VG between the conventional circuit and body effect utilizing circuit

在圖1所示電路中,輸入本振(LO)信號(hào)從柵極(G)經(jīng)過(guò)電容耦合到襯底(B),使襯底電壓隨本振電壓改變, PMOS管的閾值電壓Vthp也隨著輸入本振信號(hào)瞬時(shí)改變。當(dāng)LO的正半周期到來(lái)時(shí):M1、M4管的VG上升,導(dǎo)致 VGS下降而 Vthp上升,加快了PMOS管截止條件 VGS< Vthp的滿足,使M1、M4進(jìn)入關(guān)斷狀態(tài)的速度加快;M2、M3管的VG下降,導(dǎo)致 VGS上升而 Vthp下降,加快了PMOS管開(kāi)啟條件 VGS> Vthp的滿足,使M2、M3進(jìn)入導(dǎo)通狀態(tài)的速度加快?？梢?jiàn),通過(guò)電容將本振信號(hào)從柵極(G)耦合到襯底(B),使襯底電壓VB隨本振信號(hào)變化,可加快開(kāi)關(guān)對(duì)的開(kāi)關(guān)速度,使開(kāi)關(guān)對(duì)的開(kāi)關(guān)狀態(tài)更理想,有利于提高混頻器的性能。

2.2 噪聲和線性特性

混頻器的噪聲系數(shù)、線性度、電壓轉(zhuǎn)換增益是相互矛盾的,對(duì)不同應(yīng)用場(chǎng)合的設(shè)計(jì)應(yīng)進(jìn)行不同的折衷考慮。

本文混頻器的噪聲性能主要由開(kāi)關(guān)管和負(fù)載電阻的噪聲決定。開(kāi)關(guān)對(duì)僅在兩個(gè)MOS管同時(shí)導(dǎo)通時(shí)才產(chǎn)生熱噪聲,所以開(kāi)關(guān)對(duì)兩個(gè)MOS管同時(shí)導(dǎo)通的時(shí)間越短,引入的噪聲越小[5]。當(dāng)只考慮1/f噪聲的作用時(shí),開(kāi)關(guān)對(duì)實(shí)際上是由大幅度的本振信號(hào)(VLO)和主要取決于1/f噪聲的噪聲電壓Vn共同驅(qū)動(dòng)(如圖3(a)所示);此時(shí),開(kāi)關(guān)對(duì)的輸出噪聲主要是開(kāi)關(guān)對(duì)以2fLO的頻率對(duì)1/f噪聲進(jìn)行采樣的結(jié)果(如圖3(b)所示),在一個(gè)本振周期內(nèi)的平均輸出噪聲電流為[5]

式中, Vn為MOS的1/f噪聲, T為本振周期, I是開(kāi)關(guān)對(duì)的總直流電流, S為本振電壓在過(guò)零點(diǎn)處(即開(kāi)關(guān)對(duì)在開(kāi)關(guān)轉(zhuǎn)換時(shí)刻)的斜率。

由式(2)可見(jiàn),在一定的工作電流、本振頻率以及器件1/f噪聲下,可通過(guò)增大本振電壓在過(guò)零點(diǎn)處的斜率S來(lái)降低開(kāi)關(guān)對(duì)的輸出噪聲。本文利用襯底效應(yīng)提高開(kāi)關(guān)對(duì)MOS管的開(kāi)啟和關(guān)斷速度,實(shí)際上就是增大了S,減小了開(kāi)關(guān)對(duì)兩個(gè)MOS管同時(shí)導(dǎo)通的時(shí)間,有利于降低開(kāi)關(guān)對(duì)的輸出噪聲。

圖3 混頻器開(kāi)關(guān)對(duì)的驅(qū)動(dòng)電壓和輸出1/f噪聲脈沖Fig.3Driving voltage and pulses 1/f noise outputof the switching

線性度是混頻器的另一重要性能指標(biāo),它對(duì)整個(gè)接收機(jī)的線性性能起著決定性作用。本文雙平衡混頻器的線性度主要由開(kāi)關(guān)對(duì)決定,開(kāi)關(guān)對(duì)的輸出電流io與輸入電壓vs存在非線性關(guān)系,可用泰勒展式表示為

式中, pn(t)是io～vs非線性關(guān)系式的n階導(dǎo)數(shù),其典型波形如圖4所示[6]。在開(kāi)關(guān)管開(kāi)啟時(shí), p1(t)=1, p2(t)=p3(t)=0,在開(kāi)關(guān)管的切換時(shí)間段Δ內(nèi)p1(t)、p2(t)、p3(t)均不等于0,而是與本振幅度和晶體管的特性及偏置電流有關(guān)[6]。

圖4 p1(t)、p2(t)、p3(t)的典型波形Fig.4 Typicalwaveforms shape of p1(t), p2(t)and p3(t)

混頻器電壓形式的三階截?cái)帱c(diǎn)(VIIP3)可表示為

由上式可見(jiàn), p3越小,混頻器的線性度越高,所以可以通過(guò)減小 p3的方法來(lái)改善混頻器的線性特性[6]。圖1所示的雙平衡混頻器中,襯底效應(yīng)加快了開(kāi)關(guān)對(duì)的開(kāi)關(guān)轉(zhuǎn)換速度,從而減小開(kāi)關(guān)管的切換時(shí)間(Δ),使 p3≠0的時(shí)間段(Δ)縮短,有利于提高混頻器的線性特性。

3 實(shí)驗(yàn)結(jié)果

為了證實(shí)所設(shè)計(jì)的采用襯底效應(yīng)的混頻器結(jié)構(gòu)的有效性以及以上分析的正確性,采用0.18 μm CMOS工藝對(duì)圖1所示雙平衡混頻器進(jìn)行設(shè)計(jì)并在2.4 GHz ISM頻段仿真驗(yàn)證,同時(shí)與不采用襯底效應(yīng)情況下的混頻器(即圖1中所有PMOS管的襯底直接連接VDD時(shí)的情形)進(jìn)行比較。在輸入射頻信號(hào)為2.44 GHz、強(qiáng)度為-50 dBm、本振信號(hào)為2.45 GHz、中頻取10 MHz情況下,兩種混頻器的噪聲性能及線性特性指標(biāo)的仿真比較結(jié)果分別如圖5和圖6所示。

圖5 兩種情況下雙平衡混頻器的單邊帶噪聲(NFSSB)比較Fig.5 Single side-band noise figure(NFSSB)between two cases

圖6 兩種情況下雙平衡混頻器的輸入三階截?cái)帱c(diǎn)(PIIP3)比較Fig.6 Input-referred third-order intercept point(PIIP3)between two cases

圖5所示為利用與不利用襯底效應(yīng)兩種不同情況下混頻器的單邊帶噪聲系數(shù)(NFSSB)與頻率的關(guān)系曲線。可見(jiàn),在所有頻率點(diǎn)上,混頻器的單邊帶噪聲系數(shù)(NFSSB)在采用襯底效應(yīng)時(shí)均比不采用襯底效應(yīng)時(shí)低;這是采用襯底效應(yīng)加快開(kāi)關(guān)對(duì)的開(kāi)關(guān)轉(zhuǎn)換速度、減小兩個(gè)MOS管同時(shí)導(dǎo)通的時(shí)間的結(jié)果。

圖6所示分別為采用襯底效應(yīng)和不采用襯底效應(yīng)兩種情況下混頻器的輸入三階截?cái)帱c(diǎn)(PIIP3),不采用襯底效應(yīng)時(shí),輸入三階截?cái)帱c(diǎn)(PIIP3)為-2.08 dBm,而采用襯底效應(yīng)時(shí)PIIP3為-0.6 dBm?？梢?jiàn),采用襯底效應(yīng)時(shí)輸入三階截?cái)帱c(diǎn)(PIIP3)比不采用襯底效應(yīng)時(shí)高;這是因?yàn)橐r底效應(yīng)加快了開(kāi)關(guān)管的開(kāi)關(guān)速度,使開(kāi)關(guān)轉(zhuǎn)換時(shí)間(Δ)減小,從而使三階非線性項(xiàng) p3≠0的時(shí)間段Δ縮短,提高了混頻器的線性特性。

圖7所示為兩種情況下混頻器的電壓轉(zhuǎn)換增益(Gv)與輸入本振功率的關(guān)系曲線。兩種情況下的電壓轉(zhuǎn)換增益(Gv)最大點(diǎn)均在本振(LO)功率為-5 dBm處,利用襯底效應(yīng)時(shí)電壓轉(zhuǎn)換增益(Gv)最大為Gv=12.4 dB,不利用襯底效應(yīng)時(shí)電壓轉(zhuǎn)換增益(Gv)最大為Gv=13.3 dB?？梢?jiàn),利用襯底效應(yīng)提高噪聲和線性性能的同時(shí),混頻增益有所下降,這說(shuō)明電壓轉(zhuǎn)換增益(Gv)和線性特性兩者是相互矛盾的。

圖7 兩種情況下雙平衡混頻器的電壓轉(zhuǎn)換增益(Gv)Fig.7 Voltage conversion gain(Gv)between two cases

表1列出了所設(shè)計(jì)的采用襯底效應(yīng)的雙平衡混頻器的一些主要性能指標(biāo),并與不采用襯底效應(yīng)情況進(jìn)行了比較?？梢?jiàn),采用襯底效應(yīng),使襯底電壓隨本振電壓變化,確實(shí)可以加快開(kāi)關(guān)對(duì)的轉(zhuǎn)換速度,從而提高混頻器的噪聲和線性性能。

表1 兩種情況下雙平衡混頻器的主要性能指標(biāo)比較Table 1 Summary and comparison of the performance of the double balanced mixer between two cases

4 結(jié)束語(yǔ)

通信IC的設(shè)計(jì)越來(lái)越要求低電壓、低功耗、多模式和高性能。通過(guò)利用襯底效應(yīng)使開(kāi)關(guān)管的閾值電壓隨本振(LO)信號(hào)動(dòng)態(tài)改變,使混頻器開(kāi)關(guān)對(duì)的開(kāi)關(guān)轉(zhuǎn)換速度加快,有利于提高混頻器性能。所設(shè)計(jì)的混頻器能工作于0.9 V低電壓且功耗僅為0.3 mW,本振功率僅需-5 dBm,有利于簡(jiǎn)化VCO的輸出從而進(jìn)一步降低射頻模擬前端的功耗。實(shí)驗(yàn)結(jié)果表明,所采用的方法是有效的。

[ 1] VAHIDFOR M B, SHOAEIO.A CMOS low voltage down-convertermixer for sub 1V app lications[ C] //Processing of IEEEMicroelectronics and Electron DevicesWorkshop.Boise:IEEE, 2006:5-6.

[ 2] VIDOJKOVIC V, TANG JV D.A low-voltage foldedswitchingmixer in 0.18-μm CMOS[J] .IEEE J.Solid-State Circuits, 2005, 40(6):1259-1264.

[ 3] WENG RM, WANG JC.A 1V 2.4GHz down conversion foldedm ixer[ C] //Processing of IEEE Asia Pacific Conference on Circuits and Systems.Singapore:IEEE, 2006:1450-1452.

[ 4] KANG H S, LEE SG, PARK C S.A low LO power mixer utilizing the body effect[ J].IEEE Microwave and Wireless Components Letters, 2007, 17(11):799-801.

[ 5] DARABI H, CHIU J.A noise cancellation technique in active RF-CMOSmixers[J] .IEEE Transactions on Sol-id State Circuits, 2005, 40(12):2628-2632.

[ 6] TERROVITISM T, MAYER R G.Intermodulation distortion in current-commutating CMOS m ixers[ J] .IEEE Transactions on Solid State Circuits, 2000, 35(10):1461-1473.