一種高線性度CMOS自舉采樣開關(guān)

潘小敏，黃言平, 陳珍海

（1.無錫市商業(yè)職業(yè)技術(shù)學(xué)院，江蘇 無錫 214153；2.北京華航無線電測量研究所，北京 100013；3.中國電子科技集團(tuán)公司第58研究所，江蘇 無錫 214035）

1 引言

隨著CMOS集成電路工藝技術(shù)的迅速發(fā)展，芯片集成度不斷提高，片上系統(tǒng)（SOC）是現(xiàn)在集成電路發(fā)展的趨勢。在數(shù)字電路處理速度極大提高的情況下，如何快速采樣模擬信號并對其進(jìn)行量化，是系統(tǒng)能否高度集成的一個關(guān)鍵環(huán)節(jié)。模數(shù)轉(zhuǎn)換器（ADC）電路是實現(xiàn)從模擬到數(shù)字的轉(zhuǎn)換接口，對于ADC電路的實現(xiàn)，需要用到大量的數(shù)據(jù)采樣開關(guān)。作為ADC系統(tǒng)與外界的接口，采樣開關(guān)的性能優(yōu)劣直接決定了ADC所接收到的信號純度和真實性。對于CMOS工藝，采樣開關(guān)一般通過MOS管來實現(xiàn)。隨著采樣時鐘頻率的提高，傳統(tǒng)MOS采樣開關(guān)的線性度不斷下降，制約了ADC電路的動態(tài)范圍，已經(jīng)無法滿足高速度、高精度模數(shù)轉(zhuǎn)換器對采樣信號動態(tài)性能的要求。

為減小采樣MOS開關(guān)的非線性失真，可以采用互補(bǔ)型CMOS開關(guān)[1]，由寬長呈一定比例關(guān)系的PMOS開關(guān)和NMOS開關(guān)并聯(lián)而成，該方法減小了傳統(tǒng)MOS采樣開關(guān)由于柵源電壓隨輸入信號電壓變化所產(chǎn)生的非線性，但是開關(guān)導(dǎo)通電阻的非線性變化仍然存在，并限制著MOS采樣開關(guān)動態(tài)范圍的進(jìn)一步提高。通過采用柵壓自舉采樣開關(guān)[2～5]，固定MOS采樣開關(guān)的柵源電壓可以更徹底地克服輸入信號變化帶來的開關(guān)導(dǎo)通電阻的非線性特性。本文設(shè)計了一種高線性度CMOS采樣開關(guān)，可以克服輸入信號變化帶來的開關(guān)導(dǎo)通電阻的非線性特性，具有非常優(yōu)越的動態(tài)特性。

2 MOS采樣開關(guān)的非理想特性分析

圖1所示為一個簡單的采樣保持電路，它包括一個開關(guān)和一個電容。其中，Vin為輸入信號，MOS管Ml為采樣開關(guān)，C為保持電容，Vout為采樣保持電路的輸出信號。CK為采樣控制時鐘信號，其高電平為電源電壓AVDD，低電平為AGND。

在采樣階段，CK為高電平，Ml導(dǎo)通，Vin對電容C充電，Vout跟蹤輸入信號，隨Vin變化而變化；在保持階段，CK為低電平，Ml截止，C將保持采樣結(jié)束時刻的電壓值Vin，從而完成一次采樣過程。由于MOS開關(guān)具有的非理想因素，對采樣電路在速度和精度上產(chǎn)生影響。

當(dāng)電路處于采樣期間時，晶體管Ml導(dǎo)通，且工作在線性區(qū)，可以將MOS管Ml視作一個阻值為Ron的電阻，其大小為：

可見，Ron是一個與輸入信號Vin和襯底偏置電壓VSB相關(guān)的非線性電阻。MOS開關(guān)的非線性導(dǎo)通電阻不但會產(chǎn)生熱噪聲，而且引入的非線性誤差、相移誤差制約著采樣保持電路的帶寬和性噪比的提高，也限制了信號的輸入范圍，尤其是采樣開關(guān)對整體電路系統(tǒng)的性能有著重要的影響。

MOS開關(guān)的導(dǎo)通電阻對采樣保持電路會引入三個方面的誤差源。第一個誤差源是由于輸入開關(guān)的導(dǎo)通電阻和采樣電容組成的RC網(wǎng)絡(luò)的有限帶寬引入。當(dāng)MOS開關(guān)導(dǎo)通的時候，導(dǎo)通電阻和開關(guān)的尺寸以及柵源電壓有關(guān)，在采樣時，開關(guān)的導(dǎo)通電阻和采樣電容就構(gòu)成了一個RC網(wǎng)絡(luò)，限制了帶寬。隨著電源電壓的降低，MOS管的過驅(qū)電壓下降，促使MOS管導(dǎo)通電阻進(jìn)一步增大，從而增加電路的RC時間常數(shù)，這將會直接導(dǎo)致采樣保持電路輸入帶寬和“跟蹤”輸入信號能力的降低，從而嚴(yán)重影響電路的采樣功能。采樣RC網(wǎng)絡(luò)的-3dB頻率是：

第二個是開關(guān)導(dǎo)通電阻產(chǎn)生的熱噪聲。熱噪聲從頻譜上來說，基本上類似理想的白噪聲。MOS開關(guān)的導(dǎo)通電阻產(chǎn)生的熱噪聲通過電容耦合到電路的輸入端成為等效噪聲的主要部分。對于處于線性區(qū)的MOS管而言，其熱噪聲主要來源于溝道電阻。采樣開關(guān)引入噪聲的方差與采樣電容Cs成反比，即KBT/Cs（KB是Blotzman常數(shù)，T是熱力學(xué)溫度，Cs是采樣電容)，所以通常把這個噪聲叫做KT/C噪聲。所累積的熱噪聲的功率只與電容大小有關(guān)，而與電阻的大小無關(guān)，因此要減小開關(guān)的KT/C噪聲，就必須增加采樣電容的大小。

第三個誤差源是由于采樣開關(guān)的非線性導(dǎo)通電阻所引入的。在圖2中，Ron兩端的電壓隨輸入電壓不斷變化，根據(jù)電壓分配關(guān)系，Cs上保持的電壓也會有非線性的失真。

對于中頻采樣應(yīng)用的高速高精度ADC來說，ADC的精度要求、速度要求和有效輸入信號帶寬要求特別嚴(yán)格。因此應(yīng)該盡量減小導(dǎo)通電阻Ron，增大采樣帶寬，同時盡量增加置Ron的線性度來減小采樣過程的失真誤差。

根據(jù)式（2），對于采用固定尺寸的采樣電容，為了減小導(dǎo)通電阻，在其中MOS管載流子遷移率u和單位面積柵氧化層電容Cox不變的情況下，增加MOS開關(guān)寬長比W/L和MOS管的過驅(qū)動電壓Vgs-Vth，可以減小導(dǎo)通電阻的阻值。但由于增加MOS開關(guān)寬長比W/L會增大MOS開關(guān)的各個寄生電容，影響高頻特性，因此增加MOS開關(guān)寬長比W/L的效果也是有限的。

3 互補(bǔ)型CMOS開關(guān)

CMOS采樣開關(guān)由一對PMOS管和NMOS管組成。它們的柵極分別由一對互為反相的時鐘所控制，為高電平時，NMOS與PMOS同時導(dǎo)通，根據(jù)式（1），可分別得到NMOS管和PMOS管的導(dǎo)通電阻Ron（忽略體襯偏效應(yīng)的影響）：

由上式可以看出，當(dāng)輸入電壓增大時，NMOS管導(dǎo)通電阻會顯著增加。而對于PMOS管，它的導(dǎo)通電阻隨輸入電壓變化的情況與NMOS管完全相反。將PMOS管與NMOS管并聯(lián)使用便得到CMOS開關(guān)，CMOS開關(guān)的導(dǎo)通電阻Ron,eq為：

由上式我們可以看到，假設(shè)NMOS管和PMOS管的閾值電壓不隨輸入信號電壓變化，只要選擇寬長呈一定比例的PMOS和NMOS，理想情況，若unCox（W/L）n= upCox（W/L）p，CMOS開關(guān)的導(dǎo)通電阻與輸入信號無關(guān)。然而，實際中由于襯偏調(diào)制效應(yīng)，NMOS管和PMOS管的閾值電壓是隨輸入信號電壓變化而變化的。因此，互補(bǔ)型CMOS采樣開關(guān)的線性度仍然受到一定限制。仿真結(jié)果顯示，在A/D轉(zhuǎn)換器精度要求在10位以上時，CMOS采樣開關(guān)將無法滿足要求。

4 高線性度CMOS自舉開關(guān)電路

前面已經(jīng)討論過MOS管的源極電壓為輸入電壓隨著輸入變化而變化，柵極電壓如果為恒定值（比如電源電壓VDD），則Vgs將會隨著輸入信號而變化。若忽略襯偏效應(yīng)，認(rèn)為閾值電壓Vth為常數(shù)，則Vgs的變化會引起導(dǎo)通電阻的變化并使采樣網(wǎng)絡(luò)線性度降低。

通過采用柵壓自舉開關(guān)可以很大程度上解決Vgs隨著輸入信號而變化的問題，如圖3所示。其連接關(guān)系如下：MOS管M1、M2的源極分別接電源電壓和地，漏極分別接電容C1的上下極板節(jié)點2和節(jié)點1，柵極分別接節(jié)點G和時鐘CK。MOS管M5的源極、柵極、漏極分別接到節(jié)點2、CK、節(jié)點G、襯底和源極短接。MOS管M4、M7的漏極和MOS管M6的漏極接在一起，稱為節(jié)點4。MOS管M4的柵極、源極分別接到電源電壓和節(jié)點G。MOS管M7的柵極、源極分別接到CK和電源電壓。MOS管M6的柵極、源極分別接到時鐘CK和地電壓。MOS管M3的源極、柵極、漏極分別接到節(jié)點l、節(jié)點G和信號輸入節(jié)點Vin。開關(guān)MOS管Ms的源極、漏極分別接輸入節(jié)點Vin、輸出節(jié)點Vout，柵極接節(jié)點G。

在圖3中，柵壓自舉開關(guān)的工作受時鐘CK控制。時鐘CK為高電平時，MOS管M2、M6導(dǎo)通，MOS管M7截至，M4導(dǎo)通，使得MOS管M1也導(dǎo)通；電路通過MOS管M1和M2對電容Cl充電，使得電容Cl兩端的電壓接近電源電壓VDD，從而在電容Cl上存儲了VDD×Cl的電量。當(dāng)時鐘CK從高變低時，MOS管M2、M6截止，MOS管M7導(dǎo)通，M4導(dǎo)通；電源通過MOS管M4、M7對結(jié)點G的對地寄生電容充電，使得結(jié)點G電壓升高，MOS管M1截止，M5、M3導(dǎo)通；輸入信號通過MOS管M3抬升電容Cl下極板電壓直到其值等于輸入電壓Vin；由于電容Cl上存儲的電荷在時鐘CK變化過程中沒有放電回路，存儲在其上的電荷保持不變，電容Cl上極板的電壓就會同步上升，直到其值等于VDD+Vin，開關(guān)管Ms柵源電壓為電源電壓VDD。

根據(jù)式（1），此時導(dǎo)通電阻為：

可以看出與式（1）相比，Ron變?yōu)橐粋€與輸入信號Vin無關(guān)，而僅與襯底偏置電壓VSB相關(guān)的非線性電阻，線性度得到了很大的提高。

5 仿真結(jié)果

采用SMIC 0.18μm標(biāo)準(zhǔn)CMOS工藝的BSIM3模型，利用HSPICE模擬軟件對電路進(jìn)行了仿真。圖4所示為所設(shè)計高線性度CMOS自舉采樣開關(guān)電路的瞬態(tài)仿真波形圖。在CK為高電平時，開關(guān)管Ms柵壓信號Vg為低電平，開關(guān)管Ms關(guān)斷截止，輸出信號Vout保持不變；在CK為低電平時，開關(guān)管Ms柵壓信號Vg跟隨輸入信號Vin并保持柵源電壓為Vgs=VDD不變，開關(guān)管Ms導(dǎo)通，輸出信號Vout跟隨輸入信號Vin，符合前面的理論分析。

圖5所示為所設(shè)計的高線性度CMOS自舉開關(guān)采樣結(jié)果，做FFT頻譜分析得到輸出頻譜，可以看出本文設(shè)計的高線性度CMOS自舉開關(guān)在100MSPS采樣速度的條件下，對于2.48MHz正弦輸入信號采樣得到輸出結(jié)果的SFDR（無雜散動態(tài)范圍）為101.5dB，可以適用于16位精度的ADC應(yīng)用要求，說明本文設(shè)計的高線性度CMOS自舉開關(guān)有良好的線性度，符合前面的理論分析。

6 結(jié)論

本文分析了MOS采樣開關(guān)非線性的來源和互補(bǔ)型CMOS采樣開關(guān)的不足之處，實現(xiàn)了一種高線性度CMOS自舉采樣開關(guān)。所設(shè)計的高線性度CMOS自舉開關(guān)的導(dǎo)通電阻只與電源電壓、MOS管載流子遷移率、單位面積柵氧化層電容、MOS管寬長比和MOS管閾值電壓有關(guān)，消除了采樣MOS管因柵源電壓變化所引入的非線性。仿真結(jié)果表明所設(shè)計的高線性度CMOS自舉開關(guān)的SFDR達(dá)101.5dB，可以適用于16位精度的ADC應(yīng)用要求，非常適合應(yīng)用于高速高精度模數(shù)轉(zhuǎn)換器中。

［1］Allen P E, Holberg D R, Razavi. CMOS Analog Circult Design[M]. New York:Holt, Rinehart and Winston,1987.

［2］TOdd L B, David H R, Daniel F K, et a1. A cascaded Sigma-delta pipeline A/D converter with 1.25 MHz signal bandwidth and 89 dB SNR [J]. IEEE J Sol Sta Cire,1997,32(12):1896-l906.

［3］Andrew M A,Pau1 R G. A 1.5V 10-bit 14.3 MS/S CMOS pipeline analog to digital converter[J]. IEEE J Sol Sta Circ, 1999,34(5):599-606.

［4］Dessouky M, Kaiser A. Input switch configuration suitable for rail-to-rail operation of switched opamp circuits[J]. Elec Lett,l999,35(1):8-10.

［5］Troutman P R. VI SI limitations from drain-induced barrier lowering[J]. IEEE Trans Elec Dev,1979,26(4):461-469.