高速遙測(cè)PCM數(shù)據(jù)的AES加密存儲(chǔ)系統(tǒng)設(shè)計(jì)

張會(huì)新,劉 波,孟令軍

(中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室,山西太原 030051)

高速遙測(cè)PCM數(shù)據(jù)的AES加密存儲(chǔ)系統(tǒng)設(shè)計(jì)

張會(huì)新,劉 波,孟令軍

(中北大學(xué)電子測(cè)試技術(shù)國(guó)家重點(diǎn)實(shí)驗(yàn)室,山西太原 030051)

傳統(tǒng)的遙測(cè)PCM數(shù)據(jù)由于芯片等硬件條件的制約很難實(shí)現(xiàn)數(shù)據(jù)的高速解碼以及安全存儲(chǔ),因此選用邏輯資源豐富、支持算法級(jí)語(yǔ)言描述以及易于通過(guò)硬件語(yǔ)言描述的可編程邏輯器件FPGA作為系統(tǒng)的中央處理器和控制器。高速遙測(cè)PCM數(shù)據(jù)通過(guò)DS26C32電平轉(zhuǎn)換器和解碼軟件模塊實(shí)現(xiàn)10Mbps碼流數(shù)據(jù)的接收,同時(shí)運(yùn)用AES加密軟件模塊對(duì)解碼數(shù)據(jù)進(jìn)行AES加密,并實(shí)現(xiàn)加密數(shù)據(jù)的編幀存儲(chǔ)。

儀器儀表技術(shù);PCM數(shù)據(jù);AES;加密存儲(chǔ);存儲(chǔ)系統(tǒng)

高級(jí)加密標(biāo)準(zhǔn)(AES)是迭代分組密碼算法,其分組長(zhǎng)度和密鑰長(zhǎng)度都可以改變,具有安全、性能好、效率高、可實(shí)現(xiàn)和靈活等方面的優(yōu)點(diǎn)。該算法的擴(kuò)充性是允許分組長(zhǎng)度和密鑰長(zhǎng)度以32bit為步長(zhǎng),從128bit到256bit范圍內(nèi)進(jìn)行特定的變化。而高速遙測(cè)PCM數(shù)據(jù)是遙測(cè)系統(tǒng)測(cè)量衛(wèi)星、航天器及武器系統(tǒng)等內(nèi)外部的環(huán)境參數(shù)。存儲(chǔ)系統(tǒng)是記錄地面試驗(yàn)和飛行試驗(yàn)數(shù)據(jù)重要部分之一[1]。本文提出對(duì)10M碼流的高速遙測(cè)數(shù)據(jù)進(jìn)行解碼,并將解碼數(shù)據(jù)實(shí)現(xiàn)加密處理,完成數(shù)據(jù)的安全存儲(chǔ),以及最終的加密數(shù)據(jù)編幀存儲(chǔ)。

1 系統(tǒng)總體結(jié)構(gòu)

本系統(tǒng)主要完成一路高速10Mbps碼流的PCM數(shù)據(jù)接收、加密及存儲(chǔ),以FPGA為中央處理器,運(yùn)用其豐富的內(nèi)部資源分別完成數(shù)據(jù)的解碼接收、加密運(yùn)算等功能模塊的實(shí)現(xiàn),同時(shí)高速的PCM碼流需要大容量的外部FIFO完成接受數(shù)據(jù)的緩存,采用固態(tài)的存儲(chǔ)器完成數(shù)據(jù)的實(shí)時(shí)記錄存儲(chǔ)。

2 系統(tǒng)軟硬件設(shè)計(jì)

2.1 PCM數(shù)據(jù)的接收硬件設(shè)計(jì)

脈沖編碼調(diào)制(PCM)是用代碼來(lái)表示信號(hào)信息的一種特殊調(diào)制方式,它需要經(jīng)過(guò)采樣、量化和編碼3個(gè)過(guò)程,最終將數(shù)據(jù)組成(PCM)格式,形成串行的數(shù)據(jù)流通過(guò)調(diào)制設(shè)備進(jìn)行傳送。本系統(tǒng)采用模塊化的程序設(shè)計(jì)實(shí)現(xiàn)數(shù)據(jù)的解碼,便于數(shù)據(jù)碼流和位寬等參數(shù)的調(diào)節(jié)。圖1為標(biāo)準(zhǔn)PCM幀格式。

系統(tǒng)中整個(gè)高速PCM解調(diào)電路工作原理為:

1)高速串行PCM數(shù)據(jù)流在碼同步信號(hào)作用下,通過(guò)移位寄存器將其轉(zhuǎn)換為8路并行數(shù)據(jù),并行數(shù)據(jù)在字同步(路同步)信號(hào)的作用下取出,在控制電路的配合下,存入大容量的FIFO緩沖器中。當(dāng)FIFO存至半滿時(shí),系統(tǒng)根據(jù)產(chǎn)生的半滿信號(hào),由FPGA控制解碼數(shù)據(jù)并進(jìn)行下一步操作。本文中的PCM數(shù)據(jù)通過(guò)長(zhǎng)線抗干擾的差分422進(jìn)行傳輸。通過(guò)DS26C32高速差分轉(zhuǎn)換芯片進(jìn)行電平轉(zhuǎn)換。

2)XINLINX的Spartan系列的XC2S200將數(shù)據(jù)讀取進(jìn)行內(nèi)部的數(shù)據(jù)轉(zhuǎn)換操作。在高速PCM碼數(shù)據(jù)解碼中FPGA內(nèi)部的FIFO難以滿足容量要求,所以本系統(tǒng)采用外部大容量FIFO(IDT7207)32K字節(jié)進(jìn)行解碼數(shù)據(jù)的緩存[2]。而FPGA通過(guò)控制rb或wr信號(hào)對(duì)FIFO進(jìn)行讀寫(xiě)操作,圖2為PCM數(shù)據(jù)的差分電平轉(zhuǎn)換接收,圖3為外部FIFO的電路原理圖。

2.2 PCM數(shù)據(jù)的接收軟件實(shí)現(xiàn)

本系統(tǒng)采用VHDL完成高速PCM數(shù)據(jù)的解碼,利用PCM 數(shù)據(jù)的格式,采用模塊化程序結(jié)構(gòu)完成解碼,首先,上電自復(fù)位2 ms完成依據(jù)數(shù)據(jù)的碼同步信號(hào)作為接收數(shù)據(jù)的時(shí)鐘CLOCK的匹配,然后依據(jù)匹配的碼同步時(shí)鐘,在每次字同步信號(hào)的上升沿對(duì)數(shù)據(jù)進(jìn)行讀取,同時(shí)完成數(shù)據(jù)的串并轉(zhuǎn)換。最后將解碼的數(shù)據(jù)依據(jù)FIFO的返回標(biāo)志進(jìn)行緩存。圖4為PCM的解碼框圖。

2.3 AES數(shù)據(jù)加密的算法研究

AES(Rijndael)是一種迭代分組密碼,采用的是代替或置換網(wǎng)絡(luò)。它對(duì)1個(gè)128位的明文數(shù)據(jù)塊進(jìn)行加密操作,加密時(shí),首先將輸入的明文128位數(shù)據(jù)排列成4×4的字節(jié)矩陣,將其定義為狀態(tài),所有AES的變換都是基于狀態(tài)的變化。然后根據(jù)不同的密鑰長(zhǎng)度,進(jìn)行10(128位密鑰),12(192位密鑰)或14(256位密鑰)輪的迭代運(yùn)算實(shí)現(xiàn)。而每次的AES變化是由輪函數(shù)通過(guò)多輪迭代完成的,每次的輪變換函數(shù)由4步完成[3],如圖5所示。

本系統(tǒng)中采用VHDL語(yǔ)言來(lái)實(shí)現(xiàn)加密的軟件算法,基于其有適合算法的算法級(jí)、寄存級(jí)、邏輯級(jí)、門(mén)級(jí)設(shè)計(jì)模塊。系統(tǒng)中軟件的功能模塊有數(shù)據(jù)解碼模塊、中央控制模塊、數(shù)據(jù)輸入模塊、密鑰生成模塊、加密運(yùn)算模塊及數(shù)據(jù)存儲(chǔ)模塊。AES的算法需依照AES的算流程進(jìn)行程序模塊編寫(xiě)。系統(tǒng)軟件框圖如圖6所示。

2.4 數(shù)據(jù)的AES加密硬件設(shè)計(jì)

本系統(tǒng)設(shè)計(jì)采用的是基于XINLINX公司的XC2S200芯片進(jìn)行的,SPARTAN-II系列用戶可編程門(mén)陣列的輸入輸出塊(IOBs)支持多種標(biāo)準(zhǔn)的輸入輸出信號(hào),這些高速的輸入輸出結(jié)構(gòu)支持存儲(chǔ)器和總線結(jié)構(gòu)的多種狀態(tài)。每一個(gè)輸入輸出塊(IOBs)有3個(gè)寄存器,這些寄存器既可以作為邊沿觸發(fā)的D型觸發(fā)器也可作為電平敏感的鎖存器,每個(gè)輸入輸出塊都有個(gè)時(shí)鐘信號(hào)為它的3個(gè)寄存器所共享,且每個(gè)寄存器都有自己的時(shí)鐘允許信號(hào)。

在硬件設(shè)計(jì)中,運(yùn)算處理器最重要的指標(biāo)就是運(yùn)算速度。而與速度有關(guān)的參量主要有吞吐量、加解密時(shí)延、單位時(shí)間內(nèi)加解密的次數(shù)[4]。本系統(tǒng)采用的XC2S200具有可配置邏輯塊數(shù)目(CLBs)豐富,其設(shè)計(jì)的算法比較靈活且加密延時(shí)可調(diào)。系統(tǒng)先將接收解碼的PCM數(shù)據(jù)逐步從FIFO中讀出并送進(jìn)加密處理程序模塊中,同時(shí)FPGA會(huì)將已經(jīng)設(shè)計(jì)好的密文進(jìn)行擴(kuò)展運(yùn)算并通過(guò)串行的形式傳送到加密處理程序模塊進(jìn)行運(yùn)算,通過(guò)本系統(tǒng)的驗(yàn)證能夠滿足FLASH的數(shù)據(jù)存儲(chǔ)速率要求,能夠?qū)崿F(xiàn)數(shù)據(jù)的加密存儲(chǔ)且丟包率低。

3 加密數(shù)據(jù)的存儲(chǔ)

本系統(tǒng)加密數(shù)據(jù)的存儲(chǔ)采用SAMSUNG公司的256M ×8bitNAND FIASH 芯片K9K2G08UOM 固態(tài)存儲(chǔ)器,每片器件2 112Mbit,按塊組織劃分為2048塊,每塊分64頁(yè),每頁(yè)2K+64字節(jié)。2112字節(jié)的典型編程時(shí)間300μ s,128 K字節(jié)的典型擦除時(shí)間2 ms。它以頁(yè)為單位進(jìn)行讀寫(xiě),以塊為單位進(jìn)行擦除;命令、數(shù)據(jù)、地址共用同一總線,具有硬件數(shù)據(jù)保護(hù)功能。系統(tǒng)采用FPGA進(jìn)行FLASH的硬件控制,以內(nèi)部的存儲(chǔ)控制模塊實(shí)現(xiàn)對(duì)FLASH的讀寫(xiě)、擦除和外部FIFO的讀操作命令。同時(shí)系統(tǒng)合理的調(diào)整加密與數(shù)據(jù)存儲(chǔ)的時(shí)間差,能夠進(jìn)行數(shù)據(jù)的實(shí)時(shí)存儲(chǔ)[5]。為了便于后續(xù)軟件對(duì)數(shù)據(jù)的解密處理,系統(tǒng)采用編幀的方式完成,具體的幀格式如圖7所示。

4 結(jié)束語(yǔ)

系統(tǒng)設(shè)計(jì)實(shí)現(xiàn)了高速遙測(cè)PCM碼數(shù)據(jù)的解碼、數(shù)據(jù)的加密及數(shù)據(jù)的存儲(chǔ)。完全實(shí)現(xiàn)存儲(chǔ)系統(tǒng)數(shù)據(jù)的加密功能。加密算法的靈活性決定需要硬件和算法的不斷優(yōu)化,以提高數(shù)據(jù)加密、存儲(chǔ)的實(shí)時(shí)性和可靠性。本系統(tǒng)采用的是128位的明文和密文,其他的加密格式將是以后算法優(yōu)化的重要方面之一。

References)

[1]甄國(guó)涌,林華亮.串行PCM碼流解碼電路設(shè)計(jì)與應(yīng)用[J].航空計(jì)算技術(shù),2005,35(1):79-81.

ZHEN Guo-yong,LIN Hua-liang.Serial PCM bit stream decoding circuit design and application[J].Aeronautical Computing Technology,2005,35(1):79-81.(in Chinese)

[2]高宇,張鳳辰.新型全數(shù)字化PCM同步解調(diào)器[J].遙測(cè)遙控,1998,19(2):51-55.

GAO Yu,ZHANG Feng-chen.A new all-digital PCM synchronous demodulator[J].Telemetry Remote Control,1998,19(2):51-55.(in Chinese)

[3]JOAN DAEMEN,VINCEN T RIJM EN.高級(jí)加密標(biāo)準(zhǔn)(AES)算法-Rijndael的設(shè)計(jì)[M].谷大武,徐勝波,譯.北京:清華大學(xué)出版社,2003.

JOAN DAEMEN,VINCEN T RIJMEN.Advanced Encryption Standard(AES)algorithm-Rijndael design[M].GU Da-wu,XU Sheng-bo,translation.Beijing:Tsinghua University Press,2003.(in Chinese)

[4]李雪梅,路而紅,歐海文,AES算法的快速硬件設(shè)計(jì)與實(shí)現(xiàn)[J].電子技術(shù)應(yīng)用,2006(5):48-50.

LI Xue-mei,LU Er-hong,OU Hai-wen.AES algorithm design and implementation of fast hardware[J].E-lectronics Technology,2006(5):48-50.(in Chinese)

[5]張文棟.存儲(chǔ)測(cè)試系統(tǒng)的設(shè)計(jì)理論及其應(yīng)用[M].北京:高等教育出版社,2002.

ZHANG Wen-dong.Storage test system theory and application[M].Beijing:Higher Education Press,2002.(in Chinese)

Encryption Storage System Design of PCM Telemetry Data Based on High-Speed AES

ZHANG Hui-xin,LIU Bo,MENG Ling-jun

(National Key Laboratory of Electronic Measurement Technology,North University of China,Taiyuan 030051,Shanxi,China)

Because of the limitation of chips and other hardware conditions in the data,the traditional PCM telemetry data are difficult to achieve high-speed decoding as well as secure storage,thus a kind of programmable FPGA logic device was used to serve as the central processing unit and controller of the system.Its logical resources are rich to support the algorithm-level language description,and it is easy to adopt hardware description language.High-speed PCM telemetry data realize the reception of 10Mbps data flow with the aid of DS26C32 level converter and decoding software module.AES encryption of decoding data were carried out by use of AES encryption software module,and compiled frame storage of encrypted data was performed.

technology of instrument and meter;PCM data;AES;encryption storage;storage system

TP309

A

1673-6524(2010)04-0092-03

2010-03-11;

2010-04-15

國(guó)家自然科學(xué)基金 (60871041)資助

張會(huì)新(1980―),男,碩士研究生,主要從事動(dòng)態(tài)測(cè)試技術(shù)研究。E-mail:hello3396@sina.com