Excell-2000成像系統(tǒng)通信短節(jié)的調(diào)制解調(diào)器設(shè)計(jì)

張家田 梁喜梅 劉 峰

(西安石油大學(xué)光電油氣測(cè)井與檢測(cè)教育部重點(diǎn)實(shí)驗(yàn)室 陜西西安)

Excell-2000成像系統(tǒng)通信短節(jié)的調(diào)制解調(diào)器設(shè)計(jì)

張家田 梁喜梅 劉 峰

(西安石油大學(xué)光電油氣測(cè)井與檢測(cè)教育部重點(diǎn)實(shí)驗(yàn)室 陜西西安)

文章分析了EXCELL-2000成像測(cè)井儀的井下調(diào)制解調(diào)器的工作原理以及其功能的實(shí)現(xiàn)。從曼徹斯特碼的幀結(jié)構(gòu)出發(fā),在闡明曼徹斯特碼基本工作原理的基礎(chǔ)上,應(yīng)用FPGA技術(shù),利用硬件描述語言Verilog HDL設(shè)計(jì)完成曼徹斯特碼編解碼功能,所編寫的Verilog程序經(jīng)Active HDL進(jìn)行調(diào)試、優(yōu)化以及仿真,其仿真結(jié)果與理論分析完全吻合。

調(diào)制解調(diào)器;編碼;曼徹斯特碼;Verilog HDL

0 引 言

美國哈利伯頓公司生產(chǎn)的EXCELL-2000成像測(cè)井系統(tǒng)是目前世界上較為先進(jìn)的測(cè)井設(shè)備,它為探井的勘探,油井的監(jiān)測(cè)、檢測(cè)和制定油田開發(fā)方案都提供了更加先進(jìn)、準(zhǔn)確的手段。儀器工作時(shí),數(shù)字通信模塊D4TG將井下儀器的測(cè)量數(shù)據(jù)和狀態(tài)上傳到地面儀器,并將地面儀器發(fā)出的控制命令參數(shù)下傳至各個(gè)下井儀?？梢哉f,D4TG是數(shù)據(jù)傳輸?shù)难屎硪篮蛢x器工作的指揮官。

由于地下高溫、高壓、高腐蝕性環(huán)境,儀器會(huì)出現(xiàn)故障從而需要修理。但由于技術(shù)上的原因,儀器中的某些關(guān)鍵部分,如通信模塊D4TG中的BCU電路板等,一旦損壞,無法維修,只能予以更換。但此電路板不僅價(jià)格昂貴,而且到貨周期長,一般時(shí)間為4～8個(gè)月。而這個(gè)模塊的損壞使得整串儀器無法工作,因此,成像測(cè)井儀數(shù)字通信系統(tǒng)研制成功就可以極大地減少成像系統(tǒng)怠工時(shí)間,降低成本,提高生產(chǎn)效率。要研制成功數(shù)字通信系統(tǒng),了解D4TG的工作原理與數(shù)據(jù)傳輸過程是至關(guān)重要的。

1 D4TG井下通信單元

Excell-2000通信系統(tǒng)接口電路如圖1所示,主要由三部分組成:地面調(diào)制解調(diào)器(D2MP)、數(shù)字井下通信模塊(D4TG)和遠(yuǎn)程通信設(shè)備(RTU)。本文主要介紹D4TG。

圖1 數(shù)字通信系統(tǒng)的接口框圖

D4TG由井下調(diào)制解調(diào)器(SSM)和總線控制單元(BCU)組成,SSM在D4TG與地面系統(tǒng)之間提供下傳命令或數(shù)據(jù),其主要功能是完成以電纜為媒介的數(shù)據(jù)傳輸,即將地面儀器的數(shù)據(jù)、命令進(jìn)行解調(diào),提交給BCU單元,并且將井下儀器的數(shù)據(jù)和狀態(tài)等數(shù)據(jù)按一定格式上傳至地面的D2MP。井下調(diào)制解調(diào)器的作用就是完成解調(diào)和調(diào)制兩個(gè)功能。

2 解調(diào)功能的實(shí)現(xiàn)

下傳指令和數(shù)據(jù)經(jīng)編碼、信號(hào)驅(qū)動(dòng)放大,以1553B曼碼的形式下傳至井下調(diào)制解調(diào)器,進(jìn)行解調(diào),解調(diào)后的串行數(shù)據(jù)經(jīng)串并轉(zhuǎn)換形成一定的格式到下一個(gè)模塊,因此在進(jìn)行數(shù)據(jù)解碼之前首先要進(jìn)行編碼。

2.1 編 碼

地面調(diào)制解調(diào)器對(duì)要下傳的指令和數(shù)據(jù)進(jìn)行編碼,即調(diào)制成為曼碼的形式。

每幀數(shù)據(jù)由20 bit組成,其中1 bit～3 bit為同步頭,4 bit～19 bit為數(shù)據(jù),第20 bit為校驗(yàn)位,整個(gè)編碼過程可分為三步進(jìn)行:①檢驗(yàn)編碼周期是否開始,并辨別同步字信號(hào)(命令/數(shù)據(jù))以產(chǎn)生相應(yīng)的同步信號(hào);②對(duì)16位數(shù)據(jù)進(jìn)行編碼;③附加奇偶校驗(yàn)位,編碼周期結(jié)束。編碼可由狀態(tài)機(jī)來實(shí)現(xiàn),其狀態(tài)圖如圖2所示。

圖2 編碼狀態(tài)圖

由于在每個(gè)碼元間隔的中心部分都存在電平跳變,因此編碼器必須要有一個(gè)二倍頻于所傳送數(shù)據(jù)速率的時(shí)鐘,由SEND CLOCK端輸入。

編碼過程為:當(dāng)編碼移位時(shí)鐘的下降沿到來時(shí),編碼使能為高(這個(gè)周期持續(xù)一個(gè)字長或20個(gè)編碼移位時(shí)鐘周期)。在緊接著的上升沿,同步選擇為高時(shí)激勵(lì)一個(gè)命令同步字,為低時(shí)產(chǎn)生一個(gè)數(shù)據(jù)同步字。當(dāng)編碼器準(zhǔn)備好接收數(shù)據(jù)時(shí),發(fā)送數(shù)據(jù)(輸出)變?yōu)楦唠娖?并保持16個(gè)編碼移位時(shí)鐘周期。在這16個(gè)周期內(nèi)的每個(gè)上升沿,數(shù)據(jù)應(yīng)被鎖定在串行數(shù)據(jù)(輸入)上。完成了同步字和曼徹斯特編碼后,數(shù)據(jù)通過編碼輸出端輸出。編碼器會(huì)加上一位奇偶校驗(yàn)位。其編碼邏輯框圖如圖3所示[1]。

圖3 編碼邏輯框圖

2.2 解 碼

曼碼形式的數(shù)據(jù)通過1553總線下傳至井下調(diào)制解調(diào)器,對(duì)其進(jìn)行解調(diào),即解碼為NRZ的形式。

曼碼的解碼過程主要分為三步:①檢測(cè)輸入數(shù)據(jù)中的同步字,以開始解碼;②對(duì)去除同步字后的數(shù)據(jù)進(jìn)行解碼;③通過奇偶校驗(yàn)判斷所接收數(shù)據(jù)是否正確。解碼器的邏輯框圖如圖4所示[2]。

圖4 解碼器邏輯框圖

該邏輯可由狀態(tài)機(jī)實(shí)現(xiàn),可劃分為四個(gè)狀態(tài)進(jìn)行:第一個(gè)狀態(tài)是空閑狀態(tài),當(dāng)檢測(cè)到數(shù)據(jù)跳變沿時(shí),進(jìn)入第二個(gè)狀態(tài);第二個(gè)狀態(tài)為有效同步字頭檢測(cè)狀態(tài);當(dāng)檢測(cè)到有效同步字頭,啟動(dòng)第三個(gè)狀態(tài),進(jìn)行解碼;當(dāng)數(shù)據(jù)有效時(shí)進(jìn)入第四個(gè)狀態(tài),進(jìn)行并/串轉(zhuǎn)換及奇偶校驗(yàn)。其狀態(tài)機(jī)狀態(tài)轉(zhuǎn)換如圖5所示[3]。

圖5 解碼器狀態(tài)轉(zhuǎn)移圖

解碼的關(guān)鍵在于首先必須檢測(cè)出同步字,才可開始解碼周期,因此解碼器必須不停地監(jiān)視輸入數(shù)據(jù)是否已有同步字。

由于在每個(gè)碼元間隔的中心部分都存在電平跳變,因此解碼器必須要有一個(gè)2倍頻于所傳數(shù)據(jù)速率的時(shí)鐘,并用了一個(gè)譯碼移位時(shí)鐘來輸出譯碼數(shù)據(jù)。

譯碼過程為:譯碼器持續(xù)不斷地檢測(cè)輸入數(shù)據(jù),直到檢測(cè)到一個(gè)有效的同步字(000111或111000)和兩個(gè)有效的曼徹斯特?cái)?shù)據(jù)位,才開始譯碼周期。在譯碼移位時(shí)鐘的下一個(gè)下降沿,解碼使能信號(hào)變?yōu)楦唠娖讲⒊掷m(xù)16個(gè)譯碼移位時(shí)鐘周期,同時(shí)同步頭選擇信號(hào)對(duì)應(yīng)為高或低電平,并持續(xù)16個(gè)周期;在這段時(shí)間內(nèi),譯碼數(shù)據(jù)以NRZ格式輸出;在所有16位譯碼數(shù)據(jù)傳送完后,對(duì)它們進(jìn)行奇校驗(yàn),如果沒有錯(cuò)誤則在有效字端輸出高電平。

整個(gè)譯碼邏輯也是用Verilog Hdl語言來完成,其全部設(shè)計(jì)包括三個(gè)大的模塊:同步頭檢測(cè)模塊、譯碼輸出模塊和奇偶校驗(yàn)?zāi)K。在同步頭的檢測(cè)中,采用一個(gè)計(jì)數(shù)器和一個(gè)移位寄存器來檢測(cè)一個(gè)同步(000111或111000)和兩個(gè)有效數(shù)據(jù)字,并在后面的譯碼過程中除去同步頭;譯碼模塊中,用250kHz的高頻時(shí)鐘在數(shù)據(jù)1/4和3/4處采樣,并轉(zhuǎn)換成NRZ格式輸出;最后將譯碼所得數(shù)據(jù)及附加的校驗(yàn)位輸入奇偶校驗(yàn)?zāi)K中,進(jìn)行校驗(yàn),如果沒有任何錯(cuò)誤,則在有效字端輸出高電平信號(hào)[4]。

3 調(diào)制功能的實(shí)現(xiàn)

BCU通過1553總線采集RTU的數(shù)據(jù),并編譯成一定的數(shù)據(jù)格式:字、塊、幀,最后以一定的順序上傳至SSM中進(jìn)行譯碼、調(diào)制,使之成為雙二進(jìn)制碼,然后經(jīng)驅(qū)動(dòng)電路,通過電纜7將其送往地面。

井下調(diào)制解調(diào)器的工作過程是地面系統(tǒng)將相關(guān)指令和數(shù)據(jù)通過調(diào)制解調(diào)器下傳至D4TG中的調(diào)制解調(diào)器,總線控制單元(BCU)將數(shù)據(jù)及指令通過1553B總線發(fā)送至相應(yīng)的RTU,由RTU控制對(duì)應(yīng)的儀器進(jìn)行工作,并將數(shù)據(jù)回傳到BCU,BCU進(jìn)行譯碼并通過地下的調(diào)制解調(diào)器上傳到地面。

由RTU回傳至BCU的數(shù)據(jù)格式為曼碼形式,經(jīng)譯碼為NRZ格式,并存放在鎖存器中。要想將數(shù)據(jù)傳至井下調(diào)制解調(diào)器,首先,從鎖存器中讀出數(shù)據(jù),這就要實(shí)現(xiàn)鎖存器的讀寫控制;其次,讀出的數(shù)據(jù)為并行格式,將其轉(zhuǎn)換為串行格式,即數(shù)據(jù)的并串轉(zhuǎn)換的實(shí)現(xiàn);最后,串行數(shù)據(jù)傳到SSM中,進(jìn)行調(diào)制,就是將二進(jìn)制信號(hào)與時(shí)鐘信號(hào)相與,使之成為雙二進(jìn)制碼。

因此,要實(shí)現(xiàn)調(diào)制功能,主的要任務(wù)有三個(gè):

①鎖存器數(shù)據(jù)的讀寫控制;

②數(shù)據(jù)并串轉(zhuǎn)換的實(shí)現(xiàn);

③調(diào)制功能的實(shí)現(xiàn)。

4 結(jié)束語

文章利用硬件描述語言Verilog HDL設(shè)計(jì)了曼徹斯特碼的編解碼器,實(shí)現(xiàn)了編碼器同步字的產(chǎn)生、輸入信元的編碼以及奇偶校驗(yàn)的功能和解碼器同步字的檢測(cè)、解碼以及數(shù)據(jù)串并轉(zhuǎn)換和奇偶校驗(yàn)的功能,并簡單介紹了井下調(diào)制解調(diào)器的調(diào)制功能及其功能實(shí)現(xiàn)的設(shè)計(jì)思想,這些功能均在FPGA上實(shí)現(xiàn),可以完全替代專用的曼徹斯特編碼芯片,成本低,充分體現(xiàn)了FPGA技術(shù)在設(shè)計(jì)上的靈活方便。

[1] 劉雁飛,吳 進(jìn).基于CPLD的曼徹斯特編譯碼實(shí)現(xiàn)[J].西安郵電學(xué)院學(xué)報(bào),2003,8(1)

[2] 王斯林,盧光躍,覃明昭.曼徹斯特編譯碼的CPLD實(shí)現(xiàn)[J].石油儀器,2002,16(5)

[3] 石紅梅,姬勞,謝栓勤.用FPGA實(shí)現(xiàn)1553B總線接口中的曼碼編解碼器[J].新器件新技術(shù),2004,11(4)

[4] 黃 熙,王成林,方泳濤.基于FPGA實(shí)現(xiàn)HD_15530編譯碼器[J].電子測(cè)量技術(shù),2006,29(1)

Design of modem of short communications section of the Excell2000 imaging system.

Zhang Jiatian,Liang Ximei and Liu Feng.

This paper analyzes the working principle and the realization of the functions of the downhole modem of the EXCELL-2000 imaging logging tool.It also discusses the frame structure and principle of the Manchester,applies the EDA technology and designs a Manchester code and decode functions by hardware description language Verilog HDL.Through debugging,optimizing and simulation the source program by the software Active-HDL,the result accords with the theoretical result.

modem;code;manchester;Verilog HDL

TN914

B

1004-9134(2010)01-0017-03

張家田,男,1963年生,教授,1990年6月畢業(yè)于西安交通大學(xué)電磁測(cè)量技術(shù)及儀器專業(yè),獲工學(xué)碩士學(xué)位,現(xiàn)任西安石油大學(xué)電子工程學(xué)院院長。郵編:710065

2009-07-14編輯姜 婷)

PI,2010,24(1):17～19

·開發(fā)設(shè)計(jì)·