基于ＦＰＧＡ的信號測試系統(tǒng)設(shè)計

謝艷輝　房宗良　文其林　余章明

0引言

硬件電路的軟件化是電路設(shè)計的發(fā)展趨勢。采用FPGA／CPLD可編程控制器件，可利用計算機軟件的方式對目標器件進行設(shè)計，而以硬件的形式實現(xiàn)。借助于大規(guī)模集成的FPGA／CPLD和高效的設(shè)計軟件，用戶不僅可通過直接對芯片結(jié)構(gòu)的設(shè)計實行多種數(shù)字邏輯系統(tǒng)功能，而且由于管腳定義的靈活性，減輕了電路圖設(shè)計和電路板設(shè)計的工作量及難度；同時，這種基于可編程芯片的設(shè)計大大減少了芯片的數(shù)量，縮小了系統(tǒng)的體積，提高了系統(tǒng)的可靠性。