基于ＤＰＷＭ的高速高精度積分型模／數(shù)轉(zhuǎn)換器

鮑志云　張　斌

摘 要:提出一種由單電源供電,基于數(shù)字脈寬調(diào)制(DPWM)原理實現(xiàn)、高速、高精度、積分型模/數(shù)轉(zhuǎn)換器的方法。通過對按預置規(guī)律變化的脈寬調(diào)制信號實施低通濾波后與被測信號比較的方法,實現(xiàn)模/數(shù)轉(zhuǎn)換,避免了高精度模/數(shù)轉(zhuǎn)換器模擬電路設計的復雜性,并可達到較高的精度。該方法采用快速搜索算法后可進一步提高轉(zhuǎn)換速度,且可方便地由單片機、DSP,FPGA等實現(xiàn),還可為芯片集成提供有益的方法。

關(guān)鍵詞:數(shù)字脈寬調(diào)制;積分型模/數(shù)轉(zhuǎn)換器;可編程門陣列;脈寬調(diào)制信號

中圖分類號:TH867+.91;TP368.1 文獻標識碼:B 文章編號:1004-373X(2009)10-153-03

High Speed and High Precision Integral A/D Convertor Based on DPWM

BAO Zhiyun1,ZHANG Bin2

(1.Shenzhen Polytechic College,Shenzhen,518055,China;2.Shenzhen Graduate School,Harbin Institute of Technology,Shenzhen,518055,China)

Abstract:A novel method based on single power supply and DPWM for A/D convertor is proposed.PWM signal which duty regulate according to the planning rules is filtered by Low Pass Filter(LPF) and LPF output compares with the measured signal.The duty is one-to-one correspondence with the A/D value when the comparator inverts.The complicated analogue circuit for high precision A/D convertion is avoided using the design method.It is a high precision integral convertor and the convertion rate can be improved by fast searching arithmetic.This method is easily realized by MCU,DSP and FPGA.It is valuably for integral chip manufacture.

Keywords:DPWM;integral A/D convertor;FPGA;PWM

0 引 言

采用數(shù)字信號處理可方便地實現(xiàn)各種先進的自適應算法,完成模擬電路無法實現(xiàn)的功能,因此越來越多的模擬信號處理正在被數(shù)字化。目前,應用較多的模/數(shù)轉(zhuǎn)換器主要有積分型、逐次逼近型和Σ-Δ型模/數(shù)轉(zhuǎn)換器。積分型A/D轉(zhuǎn)換器一般采用雙斜積分方式,其原理是將輸入電壓轉(zhuǎn)換成時間(脈沖寬度信號)或頻率(脈沖頻率),然后由定時器/計數(shù)器獲得數(shù)字值。優(yōu)點是用簡單電路就能獲得高分辨率;缺點是由于轉(zhuǎn)換精度依賴于積分時間,轉(zhuǎn)換速率較低。Σ-Δ型A/D轉(zhuǎn)換器由積分器、比較器、1位D/A轉(zhuǎn)換器和數(shù)字濾波器等組成[1,2],其原理上近似于積分型,將輸入電壓轉(zhuǎn)換成時間(脈沖寬度)信號,經(jīng)數(shù)字濾波器處理后得到數(shù)字值。電路的數(shù)字部分基本上容易芯片化,因此容易做到高分辨率,但成本較高,整體芯片化較難?，F(xiàn)有A/D轉(zhuǎn)換器的原理對相關(guān)模擬器件的性能及參數(shù)要求較高,不便于集成。在需要A/D轉(zhuǎn)換的應用中一般很難將高性能的A/D進行集成,需要購買相應的IP核;雙斜積分型A/D等的原理因為需要負參考電壓進行反向積分,一般需要雙電源供電或負電壓基準,這給很多應用帶來不便,影響通用性,且速度較慢,一般不支持通訊和顯示二者并存的功能。為了解決上述問題,采用DPWM技術(shù)進行模/數(shù)轉(zhuǎn)換[3,4],一方面為缺乏A/D資源的MCU,FPGA等應用提供便利的解決方案,另一方面本方案對模擬器件的性能無特殊要求,便于集成,可用于芯片的制造,且成本較低,可適用于單電源工作,采用快速搜索算法后可使轉(zhuǎn)換速率提高,同時具備通訊和顯示二者并存的功能。

1 高速高精度積分型模/數(shù)轉(zhuǎn)換器原理

這里采用的轉(zhuǎn)換器,其基本的工作原理是通過DPWM模塊產(chǎn)生脈寬信號(DPWM)。該信號通過簡單的RC低通濾波器進行濾波后,通過比較器與被檢測信號比較、處理再經(jīng)比較器發(fā)出。最后通過邏輯運算模塊對上述比較器發(fā)出的信號進行拾取、分析,得到被檢測信號的相關(guān)信息,并發(fā)送給通訊模塊及顯示模塊,具體方案如圖1所示。該轉(zhuǎn)換器采用DPWM原理實現(xiàn),其發(fā)出信號的占空比與被測量有確定的對應關(guān)系,避免了高精度模/數(shù)轉(zhuǎn)換器模擬電路設計的復雜性,采用快速搜索算法后可使轉(zhuǎn)換速率提高[5-7]。

1.1 數(shù)字脈寬調(diào)制模塊設計

該轉(zhuǎn)換器的核心控制部分可由單片機、DSP,FPGA等實現(xiàn)。主要完成DPWM的發(fā)生、模擬信號的測量及A/D轉(zhuǎn)換結(jié)果的顯示控制。該設計原型采用Cyclone Ⅱ FPGA為控制芯片,其程序的整體結(jié)構(gòu)如圖2所示。

具體工作過程:通過鎖相環(huán)得到高速時鐘,用于產(chǎn)生高分辨率的DPWM信號;利用按一定規(guī)律調(diào)整占空比的DPWM信號實現(xiàn)外部電容電壓的控制,與輸入模擬量信號比較,直到比較器翻轉(zhuǎn),此時的Duty×Vref即為A/D轉(zhuǎn)換結(jié)果。在系統(tǒng)中,輸入50 MHz時鐘,通過鎖相環(huán)倍頻到400 MHz,A/D轉(zhuǎn)換精度達到165 μV,具體設計如圖3所示,其信號功能如表1所示。

1.2 DPWM發(fā)生器設計

DPWM發(fā)生模塊通過實時更新的占空比設定值,發(fā)出高分辨率的DPWM信號。在該系統(tǒng)中,DPWM信號的頻率為20 kHz, DPWM精度為20 000個時鐘周期/占空比。如圖4所示,其信號功能如表2所示。

1.3 模擬量監(jiān)測器設計

該模塊的主要功能是實時監(jiān)測對比結(jié)果INT,不斷調(diào)整DUTY,得到最終的轉(zhuǎn)換結(jié)果Duty display。模擬開關(guān)控制信號ASW則完成一個監(jiān)測過程的控制。過程如下:電容放電→對地測量校準→模擬測量(占空比改變)→比較器翻轉(zhuǎn)完成轉(zhuǎn)換。以上3步不斷循環(huán)[8,9]。模擬測量模塊如圖5所示,其信號功能如表3所示。

1.4 顯示控制器模塊設計

該模塊主要完成通知主模塊顯示更新的任務,在該設計中,更新周期為100 ms。顯示控制模塊如圖6所示,其信號功能如表4所示。

2 高速高精度積分型模/數(shù)轉(zhuǎn)換器優(yōu)點

2.1 滿足單電源供電條件

在許多應用中出于成本或系統(tǒng)可靠性等考慮,采用單電源供電。傳統(tǒng)積分型模/數(shù)轉(zhuǎn)換器需采用正負雙電源供電,積分器對輸入電壓在固定的時間間隔內(nèi)積分,該時間間隔通常對應于內(nèi)部計數(shù)單元的最大數(shù),時間到達后將計數(shù)器復位,并將積分器輸入連接負電源電壓。在這個反極性信號作用下,積分器被“反向積分”直到輸出回到零,并使計數(shù)器終止,積分器復位。積分型模/數(shù)轉(zhuǎn)換器的精度可做得很高,但它們的采樣速度和帶寬都非常低。

在此提出的基于DPWM原理實現(xiàn)的積分型模/數(shù)轉(zhuǎn)換器可實現(xiàn)單電源+5 V供電。在被測信號與DPWM信號的極性相同時,使用單電源供電的可行性顯示,若被測信號與DPWM信號的極性相反時,可采用運放反相放大器的方法在單電源條件下進行極性轉(zhuǎn)換,故該方案可工作在單電源條件下而無需額外增加負電源,原理如圖7所示。此時,Vo=-R2Vin/R1,由于Vin<0,則Vo>0,滿足單電源供電條件。

2.2 便于芯片集成

該積分型模/數(shù)轉(zhuǎn)換器是采用DPWM原理實現(xiàn)的,模擬器件極少。它主要實現(xiàn)方法在于僅需要產(chǎn)生DPWM模塊,外部僅需增加一個普通的模擬運算放大器和通信與運算等必要的邏輯單元即可;且易于在FPGA中實現(xiàn),其代碼可方便用于集成芯片設計。相比較而言,它比傳統(tǒng)的模/數(shù)轉(zhuǎn)換器制造高精度、高線性度的模擬單元要容易得多。該轉(zhuǎn)換器設計合理,結(jié)構(gòu)簡單,其發(fā)出信號占空比與被測量有確定的對應關(guān)系,避免了高精度模/數(shù)轉(zhuǎn)換器模擬電路設計的復雜性,便于集成芯片設計,可用于芯片的制造,且成本較低,也便于單片機和可編程門陣列等的實現(xiàn)。

2.3 快速搜索算法提高A/D轉(zhuǎn)換速度

初始搜索采用有限步二分法、黃金分割法或隨機搜索(如蒙特卡羅等方法),快速確定搜索范圍,再進行占空比遍歷,可大大提高A/D轉(zhuǎn)換速度[10]。

2.4 采用抖動方法提高DPWM精度

由于不采用額外措施,DPWM的精度取決于開關(guān)頻率和FPGA主頻。為追求更高精度,可提高主頻或降低開關(guān)頻率。一味提高主頻不現(xiàn)實,顯著降低開關(guān)頻率會影響轉(zhuǎn)換速度。采用抖動方法可較方便地提高DPWM精度[2]。采用該方法可降低主頻和功耗,從而降低成本。另外,還可在同等成本下提高性能。

2.5 需要注意的幾個問題

比較器在臨界狀態(tài)會發(fā)生振蕩,可考慮滯環(huán)比較和邏輯封鎖的方法處理。PWM的基準需要較穩(wěn)定的基準源;精度和轉(zhuǎn)換速度之間的矛盾可根據(jù)具體需要加以協(xié)調(diào);數(shù)字開關(guān)噪聲的影響需要精心的布線和濾波加以抑制;可適當采用自動增益技術(shù)提高低壓測量精度。

3 實驗結(jié)果

本文DPWM輸出波形如圖8所示。經(jīng)低通濾波器后其積分測試波形如圖9所示。該模/數(shù)轉(zhuǎn)換器具有很高的積分線性度,分辨率為165 μV。

4 結(jié) 語

由單電源供電,基于DPWM原理實現(xiàn)的高速、高精度、積分型模/數(shù)轉(zhuǎn)換器可方便地由單片機、DSP,FPGA等實現(xiàn)。無需外接模/數(shù)轉(zhuǎn)換器,且便于集成芯片設計,避免了高精度A/D轉(zhuǎn)換器模擬電路設計的復雜性,可為集成和相關(guān)IC設計提供有益的方法,采用快速搜索算法后可使轉(zhuǎn)換速率提高,且同時具備通信和顯示二者并存的功能,適用于更廣泛的應用場合。

參考文獻

[1]Richard Schreier,Gabor C Temes.Understanding Delta-Sigma Convertors[M].John Wiley & Sons Inc,2002.

[2]Zdravko Lukic,Nabeel Rahman,Aleksandar Prodic.Multibit ∑-Δ PWM Digital Controller IC for DC-DC Convertors Operating at Switching Frequencies Beyond 10 MHz[J].IEEE Trans.on Power Electronics,2007,22(5):1 693-1 707.

[3]Angel V Peterchev,Seth R Sanders.Quantization Resolution and Limit Cycling in Digitally Controlled PWM Convertors [J].IEEE Trans.on Power Electronics,2003,18(1):301-308.

[4]Angel V Peterchev.Digital Control of PWM Convertors:Analysis and Application to Voltage Regulation Modules[D].2002.

[5]熊海東,黃超昔,邵宇豐.FPGA設計中的編程技巧[J].現(xiàn)代電子技術(shù),2005,28(2):18-20.

[6]王金明.Vcrilog HDL 程序設計教程[M].北京:人民郵電出版社,2004.

[7]Israel Koren.Computer Arithmetic Algorithms[M].AK Peters,2002.

[8]周熙,郭健民,李文宏.高精度混合型DPWM設計和實現(xiàn)[J].半導體學報,2007,28(6):967-974.

[9]Lee C F,Mok P K T.A Monolithic Current-mode CMOS DC-DC Convertor with On-chip Current-sensing Technique [J].IEEE JSSC,2004,39(1):3-14.

[10]王景存,王映波.基于CORDIC算法的復數(shù)除法器FPGA實現(xiàn)[J].現(xiàn)代電子技術(shù),2008,31(24):27-30.

[11]曹新亮,樊延虎,宋永東.一種基于雙積分原理的模擬量數(shù)字化實現(xiàn)方法.現(xiàn)代電子技術(shù),2006,29(2):51-52.

[12]鐘立,余水寶.單片機應用系統(tǒng)中高精度A/D轉(zhuǎn)換電路的設計.儀器儀表用戶,2006,13(2):100-103.