基于ＡＤＳＰ—ＴＳ１０１的高速數(shù)字電路設(shè)計與仿真

黃軍友　呂　強(qiáng)　李煥玲

摘要：提出基于ADSP—TS101的信號處理系統(tǒng)，引入信號完整性分析，通過對敷?；旌喜糠?，高密度(HD)電路及系統(tǒng)時鐘的設(shè)計，從布局、布線等方面研究了高速數(shù)字電路硬件設(shè)計的幾個關(guān)鍵技術(shù)，較好地解決了系統(tǒng)中主處理器在較高工作頻率下穩(wěn)定工作的問題，提菏了系統(tǒng)性能。通過仿真結(jié)果基本達(dá)到設(shè)計要求。