基于ＦＰＧＡ的高速實時數(shù)據(jù)采集系統(tǒng)設計

皮代軍　張海勇　葉顯陽　秦水介

摘要：設計一款基于FPGA的高速實時數(shù)據(jù)采集系統(tǒng)，該系統(tǒng)采用FPGA作為控制器，主要完成通道選擇控制及增益設置、A/D轉(zhuǎn)換控制、數(shù)據(jù)緩沖異步FIFO三部分功能。系統(tǒng)采用Verilog HDL語言，通過軟件編程控制硬件實現(xiàn)通道的選擇和可編程增益放大器放大倍數(shù)的設置，利用FPGA內(nèi)部自帶的RAM設計16位的FIFO，實現(xiàn)數(shù)據(jù)的緩沖存儲。這種基于FPGA的同步采集、實時讀取采集數(shù)據(jù)的方案，可以提高系統(tǒng)采集和傳輸速度。系統(tǒng)的仿真驗證結果顯示，所設計的高速實時數(shù)據(jù)采集系統(tǒng)達到了預期的功能。