多路數(shù)據(jù)采集系統(tǒng)中ＦＩＦＯ的設(shè)計(jì)

徐瑞亞　李　玲

摘 要：首先介紹了多路數(shù)據(jù)采集系統(tǒng)的總體設(shè)計(jì)、 FIFO芯片IDT7202。然后分別分析了FIFO與CPLD、AD接口的設(shè)計(jì)方法。由16位模數(shù)轉(zhuǎn)換芯片AD976完成模擬量至位數(shù)字量的轉(zhuǎn)換,由ATERA公司的可編程邏輯器件EPM7256A完成對(duì)數(shù)據(jù)的緩存和傳輸?shù)母鞣N時(shí)序控制以及開(kāi)關(guān)量采樣時(shí)序、路數(shù)判別。采用FIFO器件作為高速A/D與DSP處理器間的數(shù)據(jù)緩沖,有效地提高了處理器的工作效率。

關(guān)鍵詞：IDT7202;CPLD;FIFO;電路設(shè)計(jì)

中圖分類(lèi)號(hào)：TP23文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2009)05-096-02

Design of FIFO in Multi-channel Data Acquisition System

XU Ruiya,LI Ling

(Nanjing College of Information Technology,Nanjing,210046,China)

Abstract：The design of multi-channel data acquisition system and FIFO chip IDT7202 are introduced.Then the design method of FIFO with the CPLD,A/D interface are analysed.16 bit analog-digital conversion chip AD976 is applied to complete the analog-to digital conversion,ATERA Company′s programmable logic device EPM7256A is adopted to complete the data cache and transfer time sequence control,and the switching of sampling time sequence and approach discriminant.Using FIFO devices as high-speed A/D time sequence and DSP processor′s data buffer,the efficiency of processor is improved effectively.

Keywords：IDT7202;CPLD;FIFO;circuit design

隨著數(shù)字信號(hào)處理芯片DSP技術(shù)的發(fā)展,信號(hào)處理的速度越來(lái)越快,容量越來(lái)越大,為了配合不同時(shí)鐘域之間的數(shù)據(jù)傳輸,必須使用FIFO來(lái)達(dá)到數(shù)據(jù)匹配的目的,從而提高系統(tǒng)性能。

1 系統(tǒng)的總體設(shè)計(jì)

系統(tǒng)主要由信號(hào)采集電路AD,FIFO,CPLD和TI公司數(shù)字信號(hào)處理芯片TMS320C5409組成?？梢圆杉?2路模擬量,64路開(kāi)關(guān)量。接收到的模擬信號(hào)首先要通過(guò)運(yùn)放放大、采樣、然后通過(guò)模擬電子開(kāi)關(guān)、再實(shí)現(xiàn)A/D轉(zhuǎn)換,轉(zhuǎn)換的數(shù)據(jù)經(jīng)FIFO送至DSP處理,CPLD負(fù)責(zé)控制數(shù)據(jù)采集、A/D轉(zhuǎn)換和數(shù)據(jù)讀寫(xiě)的時(shí)序。系統(tǒng)結(jié)構(gòu)框圖如圖1所示。

系統(tǒng)中使用了2片高速A/D轉(zhuǎn)換芯片AD976,AD976是AD公司生產(chǎn)的模數(shù)轉(zhuǎn)換器,它是采用電荷重分布技術(shù)的逐次逼近型模數(shù)轉(zhuǎn)換器,FIFO選用了IDT公司的IDT7202。它具有輸入和輸出兩套數(shù)據(jù)線(xiàn),獨(dú)立的讀/寫(xiě)地址指針,在讀/寫(xiě)脈沖的控制下順序地從雙口FIFO讀/寫(xiě)數(shù)據(jù),讀/寫(xiě)地址指針均從第一個(gè)存儲(chǔ)單元開(kāi)始,直到最后一個(gè)存儲(chǔ)單元,然后又回到第一個(gè)存儲(chǔ)單元。系統(tǒng)采用了2片IDT7202將數(shù)據(jù)寬度擴(kuò)展為16位,D0～D1為64路開(kāi)關(guān)量數(shù)據(jù)；D2～D15為32路模擬量數(shù)據(jù)。在系統(tǒng)工作時(shí),IDT7202內(nèi)部的仲裁電路通過(guò)對(duì)讀指針和寫(xiě)指針的比較,相應(yīng)給出FIFO的空(EF)和滿(mǎn)(FF)狀態(tài)指示；CPLD可以根據(jù)所獲得的FIFO狀態(tài)標(biāo)志控制FIFO的讀/寫(xiě)時(shí)序,實(shí)現(xiàn)對(duì)FIFO的讀/寫(xiě)操作。

2 FIFO 芯片IDT7202的介紹

FIFO(First In First Out)簡(jiǎn)單說(shuō)就是指先進(jìn)先出。作為一種新型大規(guī)模集成電路,FIFO芯片以其靈活、方便、高效的特性,逐漸在高速數(shù)據(jù)采集、高速數(shù)據(jù)處理、高速數(shù)據(jù)傳輸以及多機(jī)處理系統(tǒng)中得到越來(lái)越廣泛的應(yīng)用。IDT7202是一種高速、低功耗、雙端口存儲(chǔ)器,輸入、輸出有9位數(shù)據(jù),芯片容量為1K×9 b,輸入/輸出端口由單獨(dú)的時(shí)鐘和使能信號(hào)控制,具有“空”、“滿(mǎn)”、“半滿(mǎn)”和 “幾乎空、幾乎滿(mǎn)”標(biāo)志。IDT7202的9位輸入/輸出端口由單獨(dú)的時(shí)鐘和使能信號(hào)控制。輸入端口由寫(xiě)使能信號(hào)(W)控制,當(dāng)寫(xiě)使能W為低時(shí),數(shù)據(jù)被連續(xù)寫(xiě)入FIFO存儲(chǔ)器中。同樣,輸出端口由讀使能信號(hào)(R)控制,而且有一個(gè)輸出使能引腳(OE)。IDT7202還有一個(gè)復(fù)位端(RS),當(dāng)RS為低時(shí),IDT7202的各個(gè)標(biāo)志位全部回到原始狀態(tài)。

3 FIFO與CPLD的接口設(shè)計(jì)

ATERA公司的可編程邏輯器件支持多種I/O電平標(biāo)準(zhǔn),包括3.3 V,2.5 V和1.8 V的LVTTL和LVCMOS電平。由于FIFO必須是5 V供電,所以CPLD將數(shù)據(jù)從FIFO讀入內(nèi)部存儲(chǔ)器時(shí),需要經(jīng)過(guò)一個(gè)電平轉(zhuǎn)換芯片。系統(tǒng)選用了SN74LVC16245A具有三態(tài)輸出的 16 位總線(xiàn)收發(fā)器,它支持8/16位數(shù)據(jù)的雙向傳輸。

在FIFO與CPLD數(shù)據(jù)通信接口設(shè)計(jì)中,CPLD主要輸出控制時(shí)序到IDT7202的復(fù)位、寫(xiě)和讀端口,實(shí)現(xiàn)A/D轉(zhuǎn)換數(shù)據(jù)到FIFO的存儲(chǔ),并將數(shù)據(jù)從FIFO讀入CPLD的內(nèi)部存儲(chǔ)器。一旦CPLD檢測(cè)到兩個(gè)AD976的“BUSY”信號(hào)都為高電平,且延時(shí)滿(mǎn)足,CPLD就使FIFO的寫(xiě)信號(hào)“W”輸出為低電平,允許向FIFO中寫(xiě)入數(shù)據(jù)。同時(shí)檢測(cè)FIFO的滿(mǎn)標(biāo)志信號(hào)FF。若該信號(hào)為低,則說(shuō)明FIFO已經(jīng)寫(xiě)滿(mǎn),此時(shí),CPLD輸出讀時(shí)序給該FIFO,向FIFO中讀數(shù)據(jù),同時(shí)檢測(cè)FIFO的空標(biāo)志信號(hào)EF,若該信號(hào)為低,則說(shuō)明FIFO中數(shù)據(jù)已經(jīng)讀空,不允許讀數(shù)據(jù),除非再有數(shù)據(jù)寫(xiě)入后。本系統(tǒng)中采用兩片IDT7202,它們的復(fù)位、寫(xiě)和讀端口分別聯(lián)在一起,數(shù)據(jù)同時(shí)讀寫(xiě)。數(shù)據(jù)D0～D8 從第一片輸出,D9～D15從第二片輸出,D16，D17空的兩位數(shù)據(jù)接地。D0～D1為64路開(kāi)關(guān)量數(shù)據(jù),64路開(kāi)關(guān)量數(shù)據(jù)由8片8D鎖存器74LS373鎖存直接送至CPLD,開(kāi)關(guān)量采樣時(shí)序、路數(shù)判別由CPLD來(lái)實(shí)現(xiàn)。

IDT7202的異步讀寫(xiě)操作時(shí)序如圖2所示,各參數(shù)說(shuō)明見(jiàn)表1。

4 FIFO與AD976接口設(shè)計(jì)

本系統(tǒng)最多可接32路模擬量,需使用兩片AD976芯片,轉(zhuǎn)換后的16位數(shù)據(jù)分別送入兩個(gè)FIFO中。當(dāng)兩片AD976中的任意一片中的“BUSY”信號(hào)為低電平時(shí),進(jìn)行模數(shù)轉(zhuǎn)換,只有當(dāng)“BUSY”為高時(shí),數(shù)據(jù)才有可能寫(xiě)入至FIFO中,但數(shù)據(jù)是否寫(xiě)入到FIFO中,由FIFO的寫(xiě)使能信號(hào)來(lái)決定,當(dāng)CPLD發(fā)出寫(xiě)使能信號(hào)有效時(shí),轉(zhuǎn)換數(shù)據(jù)才能存儲(chǔ)到FIFO中。A/D轉(zhuǎn)換數(shù)據(jù)的輸出和轉(zhuǎn)換時(shí)鐘有一定的相位差,在CPLD內(nèi)部可

通過(guò)延時(shí)或時(shí)鐘管理器來(lái)滿(mǎn)足建立時(shí)間和保持時(shí)間,保證數(shù)據(jù)不失碼地傳輸?shù)紽IFO中。FIFO與AD976均采用5 V電源,故數(shù)據(jù)線(xiàn)直接相連即可,為了減小外界對(duì)數(shù)據(jù)線(xiàn)的干擾,在數(shù)據(jù)線(xiàn)之間串接一個(gè)100~200 Ω的小電阻。

5 結(jié) 語(yǔ)

系統(tǒng)地介紹了一種多路數(shù)據(jù)采集系統(tǒng)中FIFO的設(shè)計(jì)方法。系統(tǒng)可以采集32路模擬量,64路開(kāi)關(guān)量。系統(tǒng)具有抗干擾強(qiáng)、可靠性高、失碼率低等優(yōu)點(diǎn)。該系統(tǒng)可用于采集量比較多的設(shè)備中，已在電力故障監(jiān)測(cè)裝置中得到廣泛的應(yīng)用。

參考文獻(xiàn)

［1］黃正謹(jǐn),徐堅(jiān).CPLD系統(tǒng)設(shè)計(jì)入門(mén)與應(yīng)用.北京：電子工業(yè)出版社,2002.

［2］汪安民.TMS320C54XX DSP實(shí)用技術(shù).北京：清華大學(xué)出版社,2002.

［3］譚會(huì)生,張昌凡.EDA技術(shù)及應(yīng)用.西安：西安電子科技大學(xué)出版社,2004.

［4］劉皖,何道君.FPGA設(shè)計(jì)與應(yīng)用.北京：清華大學(xué)出版社,2006.

［5］林明權(quán).VHDL數(shù)字控制系統(tǒng)設(shè)計(jì)范例.北京：電子工業(yè)出版社,2003.

［6］清源科技.TMS320C54XX DSP硬件開(kāi)發(fā)教程.北京：機(jī)械工業(yè)出版社,2004.

［7］張鳳蕊,郭俊杰.基于DSP電力參數(shù)測(cè)試系統(tǒng)的研究.現(xiàn)代電子技術(shù),2006,29(20):156-159.

［8］趙俊超.集成電路設(shè)計(jì) VHDL教程.北京：北京希望電子出版社,2002.

［9］徐志軍,徐光輝.CPLD/FPGA的開(kāi)發(fā)與應(yīng)用.北京：電子工業(yè)出版社,2003.

［10］霍百林,王耀南,賈濤.基于DSP的電力系統(tǒng)測(cè)量和檢測(cè)裝置.儀表技術(shù),2003(4):13-14.

作者簡(jiǎn)介 徐瑞亞 女,1966年出生,高級(jí)工程師。研究方向?yàn)殡娮庸こ膛c自動(dòng)化。